• Aucun résultat trouvé

MEA 1

N/A
N/A
Info
Télécharger
Protected

Academic year: 2022

Partager "MEA 1"

Copied!
1
0
0

Chargement.... (Voir le texte intégral maintenant)

Texte intégral

(1)

MEA 1

ère

année - Systèmes logiques Mai 2003

1 - a: Montrer que l'opérateur MUX (Multiplexeur) est un opérateur complet.

b: En décomposant la fonction à l’aide du théorème de Shannon, réaliser la fonction F suivante avec des opérateurs MUX :

Id(Fdcba) = R1(0,2,3,5,7,8,9,11)

2 - Donner la forme de Reed-Muller de la fonction Fcba = R1(0,1,5,6,7)

3 - Concevoir un additionneur/soustracteur combinatoire de deux mots de 4 bits (A et B) commandé par un signal "Select" (Select = 0 => Addition, Select = 1 => Soustraction).

On distinguera plusieurs cas en fonction de la structure des opérandes : - Opérandes non signées,

- Opérandes signées codées en valeur absolue, - Opérandes signées codées en complément à 2.

Dans chaque cas, détailler et commenter la conception ainsi que les contraintes d’utilisation.

Références

Télécharger maintenant ( PDF - 1 Page - 13.10 KB )

Documents relatifs

MEA 1

Nota: Le compteur doit être entièrement synchrone et en particulier, la commutation de l'entrée de sélection ne doit pas entraîner de modification directe des sorties

Examen MEA 1

Remarque : Chaque bloc combinatoire intervenant dans la réalisation de ce circuit devra être représenté au moins une fois au niveau

MEA 1

5- A l’aide de bascules D et de portes, réaliser un registre 4 bits, muni d’une commande C permettant de configurer le registre en mode chargement parallèle (C=1) ou inhibition

MEA 1

En d'autres termes, toute modification des sorties du compteurs ne peut être engendrée que par une transition active du signal d'horloge (front descendant ou front montant). De

MEA 1

Si Init=0, le mot de sortie (s7..s0) est alternativement décalé (sur front montant de l’horloge) d’une position vers la gauche puis de deux positions vers la droite.. Lors du

MEA 1

Remarque : Chaque bloc combinatoire intervenant dans la réalisation de ce circuit devra être représenté au moins une fois au niveau

MEA 1

Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

Examen MEA 1

1 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)