• Aucun résultat trouvé

Examen MEA 1

N/A
N/A
Info
Télécharger
Protected

Academic year: 2022

Partager "Examen MEA 1"

Copied!
1
0
0

Chargement.... (Voir le texte intégral maintenant)

Texte intégral

(1)

Examen MEA 1

ère

Année Systèmes Logiques

Mars 2000

Documents autorisés: une feuille de notes

1- Les égalités suivantes sont elle vraies ou fausses (justifier les réponses).

a.(b+c) = a.b + a.c a+(b.c) = (a+b).(a+c) a.(b⊕c) = a.b ⊕ a.c a⊕(b.c) = (a⊕b).(a⊕c) a+(b⊕c) = (a+b) ⊕ (a+c) a⊕(b+c) = (a⊕b)+(a⊕c)

2- Montrer que les opérateurs Nor et Nand ne sont pas associatifs.

3- Donner les 1ère et 2ème formes canoniques de la fonction F suivante:

Id(Fdcba) = R1(0,2,3,5,7,8,9,11)

4- Démontrer le théorème de De Morgan généralisé (x0+x1+….+xn)' = x0' . x1' … . xn'

5- a: Montrer que l'opérateur MUX (Multiplexeur) est un opérateur complet.

b: A l'aide d'opérateurs MUX réaliser la fonction F suivante:

Id(Fdcba) = R1(0,2,3,5,7,8,9,11)

6- a: Réaliser la fonction "supériorité" de 2 nombres de 4 bits (F=1 si A>B)

b: Généraliser à n bits en donnant l'expression du nème bit en fonction des précédents.

7 - a: En utilisant la méthode de Quine Mc Cluskey, déterminer la base 1ère complète de la fonction multiple suivante.

Id(F1dcba) = R1(6,7,12,13,14,15) Id(F2dcba) = R1(0,1,8,9,12,13)

b: Déterminer une expression de F1 et F2 minimisant le nombre de portes logiques.

FIN

Références

Télécharger maintenant ( PDF - 1 Page - 23.19 KB )

Documents relatifs

MEA 1

5- A l’aide de bascules D et de portes, réaliser un registre 4 bits, muni d’une commande C permettant de configurer le registre en mode chargement parallèle (C=1) ou inhibition

MEA 1

En d'autres termes, toute modification des sorties du compteurs ne peut être engendrée que par une transition active du signal d'horloge (front descendant ou front montant). De

MEA 1

Dans chaque cas, détailler et commenter la conception ainsi que les contraintes

MEA 1

Si Init=0, le mot de sortie (s7..s0) est alternativement décalé (sur front montant de l’horloge) d’une position vers la gauche puis de deux positions vers la droite.. Lors du

MEA 1

Remarque : Chaque bloc combinatoire intervenant dans la réalisation de ce circuit devra être représenté au moins une fois au niveau

MEA 1

Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

Examen MEA 1

1 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

Examen MEA 1

2 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)