• Aucun résultat trouvé

Examen MEA 1

N/A
N/A
Protected

Academic year: 2022

Partager "Examen MEA 1"

Copied!
1
0
0

Texte intégral

(1)

Examen MEA 1

ère

Année Systèmes Logiques

Mai 2005

Documents autorisés: une feuille de notes

1 : Algèbre de Boole

- Montrer que les opérateurs NOR et NAND ne sont pas associatifs - Montrer que les opérateurs NOR et NAND sont des opérateurs complets - Montrer que l’opérateur MUX (Multiplexeur) est un opérateur complet

Soit une fonction logique F(a,b,c) = a'b' + ac + bc' (ou x’ représente le complément de x ) - Déterminer la fonction duale de F

- Donner une expression produit de sommes de la fonction F

- Exprimer la fonction F à l’aide d’opérateurs NAND2 (Nand 2 entrées) uniquement - Exprimer la fonction F à l’aide d’opérateurs NOR2 (Nor 2 entrées) uniquement - Exprimer la fonction F dans le champs de Galois (OUEx,ET)

- la fonction F est-elle, paire, impaire, linéaire (justifier les réponses)

- Donner une implantation de la fonction F réalisée uniquement avec des opérateurs MUX

2 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0) et disposant d’une sortie S sur 1 bit. Ce circuit doit réaliser la fonction suivante : S = 1 si et seulement si A est une puissance de 2.

3 : Concevoir un circuit logique recevant sur ses entrées 2 nombres A et B codés en binaire naturel sur 4 bits (A=a3,a2,a1,a0 et B=b3,b2,b1,b0). Ce circuit doit fournir une sortie S sur 4 bits (S=s3,s2,s1,s0) telle que S=A-B et disposer d’une sortie « Sig » indiquant si la différence A-B est positive (Sig=0) ou négative (Sig=1).

FIN

a3 a2 a1 a0

S

a3 a2 a1 a0

Sig

b3 b2 b1 b0

s3 s2 s1 s0

Références

Documents relatifs

Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

1 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

1 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

1 : a) Montrer que l'opérateur MUX (Multiplexeur) est un opérateur complet. b) Concevoir un circuit logique réalisant la soustraction de deux nombres de 4 bits non signés codés en

2 : a) Concevoir un circuit logique réalisant le complément à 2 d’un nombre de 4 bits. c) Concevoir un dispositif commandé par un signal "Select" réalisant soit

3 : A base de bascule D (fonctionnant sur fronts montants) et de portes, concevoir un dispositif disposant de deux entrées J et K, d’une entrée H (Horloge) et d’une sortie Q

Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

3- Concevoir un circuit réalisant la fonction décrite précédemment (question 2) mais en considérant maintenant que les entrées arrivent en série (poids faible en tête) à