• Aucun résultat trouvé

Examen MEA 1

N/A
N/A
Protected

Academic year: 2022

Partager "Examen MEA 1"

Copied!
1
0
0

Texte intégral

(1)

Examen MEA 1

ère

Année Systèmes Logiques

Juin 2008

Documents autorisés: une feuille de notes

1 : a: Montrer que l'opérateur MUX (Multiplexeur) est un opérateur complet.

b: A l'aide d'opérateurs MUX réaliser la fonction F suivante:

Id(Fdcba) = R1(0,2,3,5,7,8,9,11)

2 : Concevoir un circuit logique recevant sur ses entrées 2 nombres A et B codés en binaire naturel sur 4 bits (A=a3,a2,a1,a0 et B=b3,b2,b1,b0). Ce circuit doit fournir deux sorties S1 et S2 telles que :

- S1=1 si et seulement si A-B est négatif

- S2=1 si et seulement si A-B est une puissance de 2.

Vérifier sur quelques exemples significatifs la validité de la réalisation (vérifier par exemple que A=3, B=5 =>

S1=S2=1)

3 : A base de bascule D (fonctionnant sur fronts montants) et de portes, concevoir un dispositif disposant de deux entrées J et K, d’une entrée H (Horloge) et d’une sortie Q et répondant au cahier des charges suivant :

Lorsque qu’un front montant se produit sur l’horloge (H) : - Si JK=00 alors Q conserve la même valeur - Si JK=01 alors Q prend la valeur 0 - Si JK=10 alors Q prend la valeur 1 - Si JK=11 alors la valeur de Q est inversée En l’absence de front montant, Q conserve la même valeur.

4 : A l’aide du dispositif réalisé à la question 3 (ce dispositif est appelé bascule JK), réaliser un compteur/décompteur par 128 disposant d’un signal de commande (C) permettant de positionner le compteur/décompteur en mode comptage (C=0) ou en mode décomptage (C=1). Le schéma du circuit n’est pas demandé (se limiter aux équations logiques).

Pour réaliser ce système on se servira des propriétés suivantes observées sur les cycles de comptage et de décomptage :

Mode Compteur : - la première sortie (Q0 : poids faible) commute à chaque « coup » d’horloge - la deuxième sortie (Q1) commute lorsque Q0=1

- la troisième sortie (Q2) commute lorsque Q0=1 et Q1=1 et ainsi de suite

Mode Décompteur : - la première sortie (Q0 : poids faible) commute à chaque « coup » d’horloge - la deuxième sortie (Q1) commute lorsque Q0=0

- la troisième sortie (Q2) commute lorsque Q0=0 et Q1=0 et ainsi de suite

FIN

J Q H K J Q H K

Références

Documents relatifs

1 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

1 : a) Montrer que l'opérateur MUX (Multiplexeur) est un opérateur complet. b) Concevoir un circuit logique réalisant la soustraction de deux nombres de 4 bits non signés codés en

2 : a) Concevoir un circuit logique réalisant le complément à 2 d’un nombre de 4 bits. c) Concevoir un dispositif commandé par un signal "Select" réalisant soit

Nota : Seule la description de l’architecture générale et l’expression des signaux de commande des différents blocs fonctionnels est demandée.. La structure interne des

Lorsque le 16 ème bit est présent sur l’entrée E on doit avoir S2=1 et S1= 0 ou 1 en fonction du nombre de transitions générées sur l’entrée E par le mot reçu (S1=0 si le

Le signal CONV doit être à 1 au début du cycle et repasser à 0 après 1us. Après la fin du train d’impulsion sur le signal SCLK, un temps de 5us doit s’écouler jusqu’à la fin

3- Concevoir un circuit réalisant la fonction décrite précédemment (question 2) mais en considérant maintenant que les entrées arrivent en série (poids faible en tête) à

Faire la synthèse d’un circuit logique synchronisé par une horloge H, possédant une entrée "e" et une sortie "s"..