• Aucun résultat trouvé

Examen MEA 1

N/A
N/A
Protected

Academic year: 2022

Partager "Examen MEA 1"

Copied!
1
0
0

Texte intégral

(1)

Examen MEA 1

ère

Année Systèmes Logiques

Septembre 2007

Documents autorisés: une feuille de notes

1 : Concevoir un circuit logique recevant sur ses entrées 2 nombres A et B codés en binaire naturel sur 4 bits (A=a3,a2,a1,a0 et B=b3,b2,b1,b0). Ce circuit doit fournir deux sorties S1 et S2 telles que :

- S1=1 si et seulement si A-B est négatif

- S2=1 si et seulement si A-B est une puissance de 2.

Vérifier sur quelques exemples significatifs la validité de la réalisation (vérifier par exemple que A=3, B=5 =>

S1=S2=1)

2 : a) Concevoir un circuit logique réalisant le complément à 2 d’un nombre de 4 bits.

b) Expliquer l’intérêt du code « complément à 2 » pour le codage des nombres.

c) Concevoir un dispositif commandé par un signal "Select" réalisant soit l’addition soit la soustraction de deux nombres de 4 bits signés codés en code « complément à 2 ».

Select = 0 => Addition Select = 1 => Soustraction

3 : A base de bascule D (fonctionnant sur fronts montants) et de portes, concevoir un dispositif disposant de deux entrées J et K, d’une entrée H (Horloge) et d’une sortie Q et répondant au cahier des charges suivant :

Lorsque qu’un front montant se produit sur l’horloge (H) : - Si JK=00 alors Q conserve la même valeur - Si JK=01 alors Q prend la valeur 0 - Si JK=10 alors Q prend la valeur 1 - Si JK=11 alors la valeur de Q est inversée En l’absence de front montant, Q conserve la même valeur.

4 : A l’aide du dispositif réalisé à la question 3 (ce dispositif est appelé bascule JK), réaliser un compteur/décompteur par 128 disposant d’un signal de commande (C) permettant de positionner le compteur/décompteur en mode comptage (C=0) ou en mode décomptage (C=1). Le schéma du circuit n’est pas demandé (se limiter aux équations logiques).

Pour réaliser ce système on se servira des propriétés suivantes observées sur les cycles de comptage et de décomptage :

Mode Compteur : - la première sortie (Q0 : poids faible) commute à chaque « coup » d’horloge - la deuxième sortie (Q1) commute lorsque Q0=1

- la troisième sortie (Q2) commute lorsque Q0=1 et Q1=1 et ainsi de suite

Mode Décompteur : - la première sortie (Q0 : poids faible) commute à chaque « coup » d’horloge - la deuxième sortie (Q1) commute lorsque Q0=0

- la troisième sortie (Q2) commute lorsque Q0=0 et Q1=0 et ainsi de suite

FIN

J Q H K J Q H K

Références

Documents relatifs

1 : a) Montrer que l'opérateur MUX (Multiplexeur) est un opérateur complet. b) Concevoir un circuit logique réalisant la soustraction de deux nombres de 4 bits non signés codés en

c) Concevoir un dispositif commandé par un signal "Select" réalisant soit l’addition soit la soustraction de deux nombres de 4 bits signés codés en code « complément à

Problème 2 : Concevoir un dispositif commandé par un signal C1 réalisant soit l’addition soit la soustraction de deux nombres A et B de n bits exprimés en code « Signe, Valeur

Faire la synthèse d’un circuit logique synchronisé par une horloge H, possédant une entrée "e" et une sortie "s"..

En d'autres termes, toute modification des sorties du compteurs ne peut être engendrée que par une transition active du signal d'horloge (front descendant ou front montant). De

Un système séquentiel synchrone permet de comparer deux entrées série e1 et e2 en donnant une sortie S égale à 1 chaque fois que 2 groupes quelconques de 4 bits d’une

La structure de ce circuit devra être itérative (du type de celle proposée sur la Figure 1.b) de manière à pouvoir l’étendre aisément à des mots de plus de 4 bits. Le système

125 Passage à l’échelle mémoire et impact des allocations dynamiques dans l’application GYSELA. Memory scalability and dynamic allocation overheads of Gysela code F ABIEN