• Aucun résultat trouvé

Examen MEA 2

N/A
N/A
Protected

Academic year: 2022

Partager "Examen MEA 2"

Copied!
1
0
0

Texte intégral

(1)

Examen MEA 2

ème

Année Systèmes Logiques

Janvier 2002

Problème 1 :

A l’aide de bascules et de portes, réaliser un registre 4 bits, muni d’une commande C permettant de configurer le registre en mode chargement parallèle (C=1) ou mémoire (C=0).

Problème 2 :

Un système séquentiel synchrone permet de comparer deux entrées série e1 et e2 en donnant une sortie S égale à 1 chaque fois que 2 groupes quelconques de 4 bits d’une même séquence coïncident exactement (les groupes 4 de bits donnant une sortie à 1 ne sont pas nécessairement disjoints).

Exemple (1er bit reçu à gauche):

e1-> 0 1 0 1 0 1 0 1 0 ...

e2-> 1 1 0 1 0 1 0 1 1 ...

S -> 0 0 0 0 1 1 1 1 0

1 – De manière intuitive, imaginer une architecture permettant de répondre à ce problème 2 – En considérant ce système comme un automate synchrone, déterminer (dans le cas d’une machine de Moore):

- Le graphe d’état de l’automate réalisant les conditions énoncées ci-dessus - La table d’état

- Les états équivalents

- Le nombre de bascules minimum nécessaire à la réalisation de cette machine.

3 – Considérer maintenant ce même système mais réalisé sous forme d’une machine de Mealy. Dans ce cas, déterminer le nombre de bascules minimum nécessaire à la réalisation de cette machine. Justifier.

4 – Comparer et commenter les résultats obtenus dans les parties 1, 2 et 3.

Problème 3 :

Faire la synthèse d'un système séquentiel asynchrone disposant de deux entrées D et H et d’une sortie Q fonctionnant de la manière suivante :

Qn+1 = D si H passe de 1 à 0

Qn+1 = Qn si H passe de 0 à 1 ou si H n’est pas modifié On donnera :

- Le graphe des phases primitives - La table des phases primitives, - La tables des phases réduite - La table des phases codée

- Les équations de la sortie et des variables secondaire

Références

Documents relatifs

1 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

1 : a) Montrer que l'opérateur MUX (Multiplexeur) est un opérateur complet. b) Concevoir un circuit logique réalisant la soustraction de deux nombres de 4 bits non signés codés en

2 : a) Concevoir un circuit logique réalisant le complément à 2 d’un nombre de 4 bits. c) Concevoir un dispositif commandé par un signal "Select" réalisant soit

3 : A base de bascule D (fonctionnant sur fronts montants) et de portes, concevoir un dispositif disposant de deux entrées J et K, d’une entrée H (Horloge) et d’une sortie Q

Faire la synthèse d’un circuit logique synchronisé par une horloge H, possédant une entrée "e" et une sortie "s"..

En d'autres termes, toute modification des sorties du compteurs ne peut être engendrée que par une transition active du signal d'horloge (front descendant ou front montant). De

Soit un système séquentiel asynchrone disposant de deux entrées E1 et E2 et d’une sortie S répondant au cahier des charges suivant :.. E1 et E2 ne peuvent

Soit un système séquentiel asynchrone disposant de deux entrées E1 et E2 et d’une sortie S répondant au cahier des charges suivant :.. E1 et E2 ne peuvent