• Aucun résultat trouvé

Examen MEA 1

N/A
N/A
Protected

Academic year: 2022

Partager "Examen MEA 1"

Copied!
1
0
0

Texte intégral

(1)

Examen MEA 1

ère

Année Systèmes Logiques

Mai 2002

1 : Algèbre de Boole

- Montrer que les opérateurs NOR et NAND ne sont pas associatifs - Montrer que les opérateurs NOR et NAND sont des opérateurs complets - Montrer que l’opérateur MUX (Multiplexeur) est un opérateur complet

Soit une expression logique E(a,b,c) = a'b' + ac + bc' (ou x’ représente le complément de x ) - Déterminer l’expression duale de E

- Transformer l’expression E en produit de sommes

- Exprimer l’expression E à l’aide d’opérateurs NAND2 (Nand 2 entrées) uniquement - Exprimer l’expression E à l’aide d’opérateurs NOR2 (Nor 2 entrées) uniquement - Exprimer l’expression E dans le champs de Galois (OUEx,ET)

- Donner une implantation de l’expression E composée uniquement d’opérateurs MUX

2 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0) et disposant d’une sortie S sur 1 bit. Ce circuit doit réaliser la fonction suivante : S = 1 si et seulement si A est une puissance de 2.

a3 a2 a1 a0

S

3 : Concevoir un circuit logique recevant sur ses entrées 2 nombres A et B codés en binaire naturel sur 4 bits (A=a3,a2,a1,a0 et B=b3,b2,b1,b0) et une sortie S sur 1 bit. Ce circuit doit réaliser la fonction suivante : S = 1 si et seulement si la différence A-B est négative et puissance de 2.

a3 a2 a1 a0 b3 b2 b1 b0

S

Remarque : Chaque bloc combinatoire intervenant dans la réalisation de ce circuit devra être représenté au moins une fois au niveau portes logiques.

Références

Documents relatifs

1 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

1 : a) Montrer que l'opérateur MUX (Multiplexeur) est un opérateur complet. b) Concevoir un circuit logique réalisant la soustraction de deux nombres de 4 bits non signés codés en

Remarque : Chaque bloc combinatoire intervenant dans la réalisation de ce circuit devra être représenté au moins une fois. Le dessin à porte n’est pas indispensable. Les

2 : a) Concevoir un circuit logique réalisant le complément à 2 d’un nombre de 4 bits. c) Concevoir un dispositif commandé par un signal "Select" réalisant soit

3 : A base de bascule D (fonctionnant sur fronts montants) et de portes, concevoir un dispositif disposant de deux entrées J et K, d’une entrée H (Horloge) et d’une sortie Q

Nota : Seule la description de l’architecture générale et l’expression des signaux de commande des différents blocs fonctionnels est demandée.. La structure interne des

Lorsque le 16 ème bit est présent sur l’entrée E on doit avoir S2=1 et S1= 0 ou 1 en fonction du nombre de transitions générées sur l’entrée E par le mot reçu (S1=0 si le

Le signal CONV doit être à 1 au début du cycle et repasser à 0 après 1us. Après la fin du train d’impulsion sur le signal SCLK, un temps de 5us doit s’écouler jusqu’à la fin