• Aucun résultat trouvé

Examen MEA 1

N/A
N/A
Protected

Academic year: 2022

Partager "Examen MEA 1"

Copied!
1
0
0

Texte intégral

(1)

Examen MEA 1

ère

Année Systèmes Logiques

Septembre 2005

Documents autorisés: une feuille de notes

1 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0) et disposant d’une sortie S sur 1 bit. Ce circuit doit réaliser la fonction suivante : S = 1 si et seulement si l’écriture binaire de A ne comporte qu’un seul bit à 0.

2 : Concevoir un circuit logique recevant sur ses entrées 2 nombres A et B codés en binaire naturel sur 4 bits (A=a3,a2,a1,a0 et B=b3,b2,b1,b0). Ce circuit doit fournir une sortie S sur 4 bits (S=s3,s2,s1,s0) telle que S=A- B. A, B et S sont des nombres non signés. Ce circuit doit également disposer d’une sortie « Si » indiquant si la différence A-B est positive (Si=0) ou négative (Si=1).

3 : A base de bascule D (fonctionnant sur fronts montants) et de portes, concevoir un dispositif disposant de deux entrées J et K, d’une entrée H (Horloge) et d’une sortie Q et répondant au cahier des charges suivant :

Lorsque qu’un front montant se produit sur l’horloge (H) : - Si JK=00 alors Q conserve la même valeur - Si JK=01 alors Q prend la valeur 0 - Si JK=10 alors Q prend la valeur 1 - Si JK=11 alors la valeur de Q est inversée En l’absence de front montant, Q conserve la même valeur.

4 : A l’aide du dispositif réalisé à la question 3 (ce dispositif est appelé bascule JK), réaliser un compteur/décompteur par 128 disposant d’un signal de commande (C) permettant de positionner le compteur/décompteur en mode comptage (C=0) ou en mode décomptage (C=1). Le schéma du circuit n’est pas demandé (se limiter aux équations logiques).

Pour réaliser ce système on se servira des propriétés suivantes observées sur les cycles de comptage et de décomptage :

Mode Compteur : - la première sortie (Q0 : poids faible) commute à chaque « coup » d’horloge - la deuxième sortie (Q1) commute lorsque Q0=1

- la troisième sortie (Q2) commute lorsque Q0=1 et Q1=1 et ainsi de suite

Mode Décompteur : - la première sortie (Q0 : poids faible) commute à chaque « coup » d’horloge - la deuxième sortie (Q1) commute lorsque Q0=0

- la troisième sortie (Q2) commute lorsque Q0=0 et Q1=0 et ainsi de suite

FIN

J Q H K J Q H K a3 a2 a1 a0

Si

b3 b2 b1 b0

s3 s2 s1 s0

Références

Documents relatifs

7 - a: En utilisant la méthode de Quine Mc Cluskey, déterminer la base 1 ère complète de la fonction

Remarque : Chaque bloc combinatoire intervenant dans la réalisation de ce circuit devra être représenté au moins une fois au niveau

Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

1 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

2 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

1 : a) Montrer que l'opérateur MUX (Multiplexeur) est un opérateur complet. b) Concevoir un circuit logique réalisant la soustraction de deux nombres de 4 bits non signés codés en

2 : a) Concevoir un circuit logique réalisant le complément à 2 d’un nombre de 4 bits. c) Concevoir un dispositif commandé par un signal "Select" réalisant soit

3 : A base de bascule D (fonctionnant sur fronts montants) et de portes, concevoir un dispositif disposant de deux entrées J et K, d’une entrée H (Horloge) et d’une sortie Q