• Aucun résultat trouvé

Examen MEA 2

N/A
N/A
Protected

Academic year: 2022

Partager "Examen MEA 2"

Copied!
1
0
0

Texte intégral

(1)

Examen MEA 2

ème

Année Systèmes Logiques

Décembre 2000

Problème 1 :

1- De manière intuitive, réaliser (en utilisant des bascules D) un compteur/décompteur

"synchrone" par 6 possédant 2 entrées de contrôle "Select" et "Inib"

- "Select" permet de sélectionner le mode comptage ou le mode décomptage.

- "Inib" permet d'inhiber le fonctionnement du compteur/décompteur (conservation de l'état même s'il y a des coups d'horloge)

Nota: Le compteur doit être entièrement synchrone et en particulier, la commutation de l'entrée de sélection ne doit pas entraîner de modification directe des sorties du compteur/décompteur. En d'autres termes, toute modification des sorties du compteurs ne peut être engendrée que par une transition active du signal d'horloge (front descendant ou front montant). De plus, on s'interdit toute logique sur le signal d'horloge.

2- Réaliser ce compteur en utilisant la méthode de synthèse d'Huffman-Mealy (on utilisera également des bascules D)

Problème 2 :

1- Faire la synthèse d'un système séquentiel asynchrone disposant de deux entrées D et H et d’une sortie Q fonctionnant de la manière suivante :

Qn+1 = D si H passe de 0 à 1

Qn+1 = Qn si H passe de 1 à 0 ou si H n’est pas modifié

On donnera :

- Le graphe des phases primitives - La table des phases primitives, - La tables des phases réduite - La table des phases codée

- Les équations de la sortie et des variables secondaire

Références

Documents relatifs

2 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

1 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

1 : a) Montrer que l'opérateur MUX (Multiplexeur) est un opérateur complet. b) Concevoir un circuit logique réalisant la soustraction de deux nombres de 4 bits non signés codés en

2 : a) Concevoir un circuit logique réalisant le complément à 2 d’un nombre de 4 bits. c) Concevoir un dispositif commandé par un signal "Select" réalisant soit

3 : A base de bascule D (fonctionnant sur fronts montants) et de portes, concevoir un dispositif disposant de deux entrées J et K, d’une entrée H (Horloge) et d’une sortie Q

Nota : Seule la description de l’architecture générale et l’expression des signaux de commande des différents blocs fonctionnels est demandée.. La structure interne des

Lorsque le 16 ème bit est présent sur l’entrée E on doit avoir S2=1 et S1= 0 ou 1 en fonction du nombre de transitions générées sur l’entrée E par le mot reçu (S1=0 si le

En d'autres termes, toute modification des sorties du compteur ne peut être engendrée que par un front du signal d'horloge.. De plus, on s'interdit toute logique sur le