MEA 1
èreannée
Systèmes logiques séquentiels & Opérateurs Septembre 2000
1- a: Montrer que l'opérateur MUX (Multiplexeur) est un opérateur complet.
b: A l'aide d'opérateurs MUX réaliser la fonction F suivante:
Id(Fdcba) = R1(0,2,3,5,7,8,9,11)
2- En utilisant des bascules D réaliser un compteur/décompteur "synchrone" par 5 possédant 2 entrées de contrôle "Select" et "Inib".
- "Select" permet de sélectionner le mode comptage ou le mode décomptage.
- "Inib" permet d'inhiber le fonctionnement du compteur/décompteur (conservation de l'état même s'il y a des coups d'horloge)
Pour réaliser ce compteur, on privilégiera le raisonnement (synthèse intuitive) à la méthode d'Huffman Mealy.
Nota: Le compteur doit être entièrement synchrone et en particulier, la commutation de l'entrée de sélection ne doit pas entraîner de modification directe des sorties du compteur/décompteur. En d'autres termes, toute modification des sorties du compteurs ne peut être engendrée que par une transition active du signal d'horloge (front descendant ou front montant). De plus, on s'interdit toute logique sur le signal d'horloge.
3- a: En utilisant la méthode de Quine Mc Cluskey, déterminer la base 1ère complète de la fonction multiple suivante.
Id(F1dcba) = R1(6,7,12,13,14,15) Id(F2dcba) = R1(0,1,8,9,12,13)
b: Déterminer les expressions de F1 et F2 qui minimisent le nombre de portes logiques.
4- Concevoir un circuit logique recevant sur ses entrées 2 nombres A et B codés en binaire naturel sur 4 bits (A=a3,a2,a1,a0 et B=b3,b2,b1,b0) et une sortie C également codée sur 4 bits (C=c3,c2,c1,c0). Ce circuit doit réaliser la fonction suivante : C = max (A,B).
a3 a2 a1 a0 b3 b2 b1 b0
C = max (A,B)
c3 c2 c1 c0
