MEA 1
èreannée - Systèmes logiques Juin 2004
Problème 1 :
Concevoir un circuit logique à structure itérative recevant sur ses entrées 2 nombres A et B codés en binaire naturel sur 4 bits (A=a3,a2,a1,a0 et B=b3,b2,b1,b0) et une sortie S également codée sur 4 bits (S=s3,s2,s1,s0). Ce circuit doit réaliser la fonction S = max (A,B).
a3 a2 a1 a0 b3 b2 b1 b0
S = max (A,B)
s3 s2 s1 s0 Problème 2 :
1- Donner la structure (schéma logique) d'une bascule D possédant des signaux de "Clear" et "Preset"
asynchrones. Commenter et préciser le fonctionnement de cette bascule
2- Présenter les contraintes temporelles associées aux signaux d’entrée/sortie d’une telle bascule.
3- Réaliser une bascule D possédant des signaux de "Clear" et "Preset" synchrones Problème 3 :
En utilisant des bascules D réaliser un compteur/décompteur "synchrone" par 64 possédant 2 entrées de contrôle "Select" et "Inhib".
- "Select" permet de sélectionner le mode comptage ou le mode décomptage.
- "Inhib" permet d'inhiber le fonctionnement du compteur/décompteur (conservation de l'état même s'il y a des coups d'horloge)
Problème 4 :
1- Concevoir un système séquentiel synchrone ayant 8 entrées de données (e7..e0), 1 entrée de commande (Init) et 8 sorties (s7..s0). Ce système doit fonctionner de la manière suivante :
Si Init=1, lorsqu’un front d’horloge (montant) apparaît, les entrées de données (e7..e0) sont chargées sur les sorties respectives (s7..s0).
Si Init=0, le mot de sortie (s7..s0) est alternativement décalé (sur front montant de l’horloge) d’une position vers la gauche puis de deux positions vers la droite. Lors du décalage à gauche la valeur 0 sera chargée sur s0, lors du décalage de deux positions vers la droite la valeur 0 sera chargée sur s7 et s6.
2- Rajouter au système précédent un dispositif permettant de compter le nombre de coup d’horloge conduisant à un état stable des sorties.
Nota: Il n’est pas demandé de décrire la structure interne des composants logiques élémentaires (bascules, registres, compteurs, etc …). Par contre, les signaux d’entrée et de commande de ces composants devront être complètement spécifiés.
