MEA 1
èreannée
Systèmes logiques séquentiels & Opérateurs Septembre 2001
1- Donner la structure (schéma logique) de la bascule D possédant des signaux de "Clear" et
"Preset" asynchrones. Commenter et préciser le fonctionnement de cette bascule.
2- Préciser les paramètres temporels associés au fonctionnement d'une telle bascule (temps de retard, contraintes entre les différents signaux d'entrée).
3- Imaginer une structure de bascule D dont les signaux de "Clear" et "Preset" sont synchrones (Mise à 0 ou à 1 de la sortie sur le front actif de l'horloge).
4- En utilisant des bascules D réaliser un compteur/décompteur "synchrone" par 6 possédant 2 entrées de contrôle "Select" et "Inib".
- "Select" permet de sélectionner le mode comptage ou le mode décomptage.
- "Inib" permet d'inhiber le fonctionnement du compteur/décompteur (conservation de l'état même s'il y a des coups d'horloge)
Nota: Le compteur doit être entièrement synchrone et en particulier, la commutation de l'entrée de sélection ne doit pas entraîner de modification directe des sorties du compteur/décompteur. En d'autres termes, toute modification des sorties du compteurs ne peut être engendrée que par une transition active du signal d'horloge (front descendant ou front montant). De plus, on s'interdit toute logique sur le signal d'horloge.
5- Concevoir un circuit logique recevant sur ses entrées 2 nombres A et B codés en binaire naturel sur 4 bits (A=a3,a2,a1,a0 et B=b3,b2,b1,b0) et une sortie C également codée sur 4 bits (C=c3,c2,c1,c0). Ce circuit doit réaliser la fonction suivante : C = max (A,B).
a3 a2 a1 a0 b3 b2 b1 b0
C = max (A,B)
c3 c2 c1 c0