• Aucun résultat trouvé

EXAMEN PARTIEL MEA 2

N/A
N/A
Protected

Academic year: 2022

Partager "EXAMEN PARTIEL MEA 2"

Copied!
1
0
0

Texte intégral

(1)

EXAMEN PARTIEL MEA 2

ème

Année Systèmes Logiques

Novembre 1998

1- Concevoir un circuit logique comportant 2 entrées parallèles A et B codées en binaire naturel sur 4 bits (A=a3,a2,a1,a0 et B=b3,b2,b1,b0) et une sortie C également codée sur 4 bits (C=c3,c2,c1,c0). Ce circuit doit réaliser la fonction suivante : C = max (A,B).

a3 a2 a1 a0 b3 b2 b1 b0

C = max (A,B)

c3 c2 c1 c0

2- Concevoir un compteur / décompteur par 10 commandé par une entrée C permettant de commuter les modes comptage et décomptage. La commutation entre les deux modes ne doit en aucun cas modifier l’état du compteur (comptage / décomptage à partir de l’état en cours). Pour réaliser ce système, on utilisera des bascules D et on s’interdira toute logique sur les signaux d’horloge, reset et preset.

3- Soit la table de couverture suivante. Les lettres représentent les monômes premiers d’une fonction et les Si, les sommets à couvrir. Déterminer une base minimale de la fonction en transformant le problème de couverture en un problème de minimisation d’une fonction entière sous contrainte. Ce problème sera alors résolu en utilisant un graphe de décision binaire.

A B C D E F G H I J K L M

S1 S2 S3 S4 S5 S6 S7 S8 S9 S10 S11 S12 S13 S14 S15 S16 S17 S18 S19 S20 S21

4- Montrez sur un exemple de votre choix qu’une base première irrédondante n’est pas nécessairement minimale

.

Références

Documents relatifs

1 : Concevoir un circuit logique ayant une structure itérative (succession de blocs identiques) recevant en entrée un nombre A codé en binaire naturel sur 4 bits (A=a3,a2,a1,a0)

1 : a) Montrer que l'opérateur MUX (Multiplexeur) est un opérateur complet. b) Concevoir un circuit logique réalisant la soustraction de deux nombres de 4 bits non signés codés en

2 : a) Concevoir un circuit logique réalisant le complément à 2 d’un nombre de 4 bits. c) Concevoir un dispositif commandé par un signal "Select" réalisant soit

3 : A base de bascule D (fonctionnant sur fronts montants) et de portes, concevoir un dispositif disposant de deux entrées J et K, d’une entrée H (Horloge) et d’une sortie Q

Nota : Seule la description de l’architecture générale et l’expression des signaux de commande des différents blocs fonctionnels est demandée.. La structure interne des

Lorsque le 16 ème bit est présent sur l’entrée E on doit avoir S2=1 et S1= 0 ou 1 en fonction du nombre de transitions générées sur l’entrée E par le mot reçu (S1=0 si le

Le signal CONV doit être à 1 au début du cycle et repasser à 0 après 1us. Après la fin du train d’impulsion sur le signal SCLK, un temps de 5us doit s’écouler jusqu’à la fin

Faire la synthèse d’un circuit logique synchronisé par une horloge H, possédant une entrée "e" et une sortie "s"..