Retard de la boucle

+

-

-X(t) V(n)

Do(t)

1 1

sT

F(z) G(z)

sT

r(t)

y (t)

₁

_{y (t)}

₂

Filtre

semi-numerique

r(t), sans filtre

numerique

[F(z)=G(z)=1]

r(t), avec filtre

numerique

[type: FIR]

1-bit

Fig. 3.30 Solution proposé an de réduire l'eet de gigue d'horloge par un ltrage Semi-FIR sur le signal

de rebouclage a)position du ltre, b)un exemple defonctionement de ltre.

La dernière solution, qui est présentée dans les références [25,26], tente de tirer bénéce de la fonction

de transfert des guide d'ondes, par exemple, celle des "Transmission-line". Une telle fonction de

transfert a des caractéristiques similaire aux circuits à capacités commutées SC. Cette solution n'entre

pas dans le cadre de notre étude parce que, les éléments des guides d'ondes ne sont pas compatibles

avec la technologie actuelle CMOS, de plus ils sont utiles pour des signaux au-delà du Giga-Hertz.

On peut trouver plus de détails dans les références données.

3.7 Retard de la boucle

Chacun des blocs du modulateur Σ∆ peut en pratique produire un retard qui dépend de la

structure et de la technologie. La tolérance du système vis à vis du retard dépend de sa valeur relative

par rapport à la période d'échantillonnage. L'ensemble du retard de boucle doit être considéré dès

l'étape de conception du modulateur [107]. En général, le retard du quanticateur et le retard du

CNA constituent la bonne partie du retard de la boucle. La somme de ces deux retards peut être

examinée comme un retard unique nommée "ELD, Excess Loop Delay" [3236, 99, 107]. Un retard

inférieur à une demi période d'échantillonnage ne pose pas de problèmes dans un modulateur discret.

Cependant, la performance d'un modulateur à temps continu est très sensible au retard des éléments

dans la boucle. L'ELD contribue à l'augmentation du niveau de bruit dans la bande ainsi que de

l'instabilité de la boucle. Un retard comparable à une période d'échantillonnage peut potentiellement

introduire un pôle supplémentaire pour la boucle, et par conséquent, un modulateur théoriquement

stable peut devenir instable.

Il existe deux méthodes de compensation du retard dans un modulateur à temps continu. Dans la

première solution présentée dans [34], le modulateur utilise deux chemins de rebouclage ayant une

demi-période de décalage comme sur la gure 3.31-a. An d'obtenir un modulateur CT équivalant à

Fig. 3.31 Solutions proposées an de réduire l'eet de retard dans la boucle d'un modulateur CT : a)

rebouclage multiple [34], b) rebouclage rapide [30]

celui DT, les coecients de la boucle sont ajustés en tenant compte des valeurs des retards. Cette

solution présente deux faiblesses. D'abord, la structure devient complexe et elle a besoin de deux

séries de CNA appariés, ce qui est dicile à mettre en ÷uvre en pratique. Deuxièmement, comme on

l'a dit auparavant, l'eet de la gigue d'horloge est plus important dans une structure à rebouclage

multiple (qui sont souvent en mode RZ).

La meilleure solution [30], qui est utilisée dans plusieurs réalisations, consiste à utiliser un rebouclage

entre la sortie du CNA et l'entrée du quanticateur comme le montre l'exemple de la gure

3.31-b [36,50,51,99,107]. Dans cette solution, ni l'eet de gigue ni le défaut d'appariement entre les CNA

ne pose de problèmes. Pour plus de détails, on peut se répondre aux références [24,29].

3.8 Conclusion

Nous venons de décrire dans ce chapitre les diérences sources d'erreur dans un modulateurΣ∆.

Elles sont nombreuses et réparties dans la structure du modulateur. Nous avons analysé séparément

l'inuence de chacune de ces sources, puis nous avons donnée un calcul analytique, plus ou moins

approximatif, pour la résolution maximale en tenant compte de chacune des sources d'erreur. De plus,

nous avons discuté des diérentes solutions possibles pour réduire l'inuence de ces erreurs.

Un modulateur monobit a besoin d'unOSRélevé et soure ainsi de l'eet de la gigue d'horloge et de

la non linéarité des AOP, alors qu'un modulateur multibit n'apporte pas d'amélioration si les cellules

du CNA ne seront pas appariées.

Le tableau 3.1 récapitule les caractéristiques recherchées sur chaque bloc. Les divers points que nous

Tab. 3.1 Eets de la non idéalité des blocs du modulateurΣ∆

sur ses performance comme : "f

e

" - "EN OB ouSN DR" - "SF DR"

Bloc Non idealité Eets en DT Eets en CT Solutions

•bruit thermique f

_e

⇓ - EN OB⇓ -

-SAH •gigue f

_e

⇓ - EN OB⇓ -

-SF DR⇓ -

-•C,R-parasites f

_e

⇓ - EN OB⇓ -

-•consommation ⇑ -

-•retard f

_e

⇓ -

-•bruit thermique - EN OB ↓ - EN OB ↓

-•précision-absolu - EN OB ⇓

-ltre _•précision-relative EN OB ⇓

-(RLC) •consommation ⇑ ⇓

-(OTA) •BW f

_e

⇓ - SF DR⇓

•stabilité _⇓ L>2 _⇓⇓ L>2 multibit

•t

on

+t

_{of f}

- f

e

⇓ - SF DR⇓ ping-pong

•gigue -

-CAN •gain du comp. - f

_e

↓ - EN OB ↓- SF DR↓

•c-parasite - f

e

↓

-•hystéries - f

_e

⇓⇓ - SF DR⇓ ping-pong

•appariement (R

_i

) -

-•oset EN OB ↓ EN OB ↓

-•consommation ↑ ↑

-•appariement-(α

_i

) EN OB ⇓⇓- EN OB ⇓⇓- SF DR⇓⇓ DEM

SF DR⇓⇓

•impédance EN OB ↓

-•t

_on

+t

_{of f}

- f

_e

↓ - EN OB ↓- SF DR⇓ mode RZ

CNA •gigue EN OB ⇓⇓- SF DR⇓ multibit-NRZ

•CFT - EN OB ⇓- SF DR⇓ SRD, T.fantôme

•glitch - EN OB ⇓- SF DR⇓ mode RZ

•consommation - ↑

avons présentés dans ce chapitre ont eu pour but de décrire les blocs les plus sensibles d'un modulateur

est obligé d'employer une quantication multibit ainsi qu'un rebouclage multibit. Par conséquent,

les erreurs dominantes proviennent des aspects pratiques du CNA multibit dont les plus importants

sont : l'appariement des cellules, les glitchs, les temps de transitions non équilibrés et l'eet de la gigue

d'horloge comme le montre le tableau 3.1. Les deux chapitres suivants présenteront des solutions pour

limiter l'eet d'appariement des cellules du CNA. An de limiter les erreur dynamiques, certaines

techniques de conception de circuit seront proposées au chapitre d'après.

Chapitre 4

Méthodes d'appariement dynamique de

composantes dans un CNA multibit

(DEM )

4.1 Introduction

Dans le chapitre précédent, nous avons présenté les diérentes sources d'erreurs présentes dans

les modulateurs ∆Σ multibits. L'une des erreurs les plus importantes est introduite par les défauts

d'appariement entre les cellules du CNA. Avec les technologies intégrées actuelles, sans méthode de

correction, les avantages des modulateurs multibits vus à la section 2.3.9, sont compensés par l'eet

de ces erreurs, qui ne peuvent ainsi être meilleurs que leurs concurrents monobits. Dans ce chapitre

nous allons étudier diérentes méthodes de correction des défauts d'appariement applicables aux

CNA thermométriques.

Ces méthodes sont classées en trois catégories :

1. ajustement physique des composant désappariés, par exemple : "laser trimming",

2. étalonnage "calibration" et la correction numérique,

3. méthode d'appariement dynamique de composantes ou réarrangement dynamique

d'intercon-nexions de composants, "Dynamic element matching", DEM

Chacun de ces types de méthodes possède des particularités diérentes, comme leur précision, leur

coût, leur vitesse, leur consommation, leur abilité contre le vieillissement des composants, etc. Après

une présentation générale des CNA thermométriques, nous nous sommes limités à la troisième

catégo-rie, c'est à dire la DEM. Cette stratégie de correction, pour laquelle plusieurs méthodes de réalisation

ont été proposées, est actuellement la plus utilisée dans le cas des convertisseurs de type sigma delta

suréchantillonnés. Dans un premier temps, les algorithmes de DEM seront présentés en mettant

l'ac-cent sur leurs avantages et leurs faiblesses. Ensuite, les aspects complémentaires de chaque méthode

seront discutés. Ces discutions sont nécessaires pour nous guider vers les nouveaux algorithmes qui

seront développés au chapitre suivant. Des résultats de simulation ainsi que des comparaisons entre

ces algorithmes aideront à développer des analyses et à valider les conclusions.

Par ailleurs, les méthodes d'ajustement physique, l'étalonnage et la correction numérique seront

briè-vement étudiées en n de chapitre.

Dans le document Nouvelles techniques d'appariement dynamique dans un CNA multibit pour les convertisseurs sigma-delta (Page 102-107)