Non-linéarité du quanticateur (CAN)

La gure 3.11-a montre le schéma global d'un convertisseur rapide (CAN) à faible nombre de

bits (B=3 bit). Pour un CAN à 2

^B

niveaux, un diviseur potentiomètrique ("ladder") composé de

2

B

+ 1 résistances (ou capacités) détermine les diérents niveaux de comparaison auxquels le signal

d'entrée doit être comparé en traversant 2

^B

comparateurs. Dans une telle structure, la précision

des tensions de référence dépend de l'erreur sur les valeurs de résistance qui constituent le diviseur

potentiomètrique. Cette erreur peut être de nature déterministe ou de nature aléatoire. Dans le

premier cas, des dispositions particulières dans le dessin des masques peuvent être ecaces pour en

réduire l'eet [4, 91]. En ce qui concerne les sources aléatoires d'erreur, la dispersion est en général

réduite par un accroissement de la surface des composants. Dans le cas du diviseur potentiomètrique,

si chaque résistance R a un écart typeσ

_R

la référence numéro j,j∈ {1,2,...,2

^B

}est exprimée comme

suit [98] :

V

j

= ^j

2

B

V

p−p

, σ

_Vj

=

s

(

₂^jB

)(1−

₂^jB

)

2

B

( ^j

2

B

)V

p−p

(3.28)

où V

p−p

est la diérence de tension aux bornes de l'échelle qui indique aussi le plage d'entrée du

CAN. Cette erreur est maximale pour le potentiel central (j= 2

^(B−1)

−1) avec un écart type :

σ

_Vj,max

= ¹

2√

2

B

(^σ

^R

Heureusement, dans un modulateur de type Σ∆ qui utilise un CAN à faible nombre de bits, une

linéarité modérée, meilleure que

σR

R

<

√¹

2B

, qui est tout à fait possible avec les technologies CMOS

actuelles, est susante.

L'élément clé du CAN est le comparateur qui a besoin à la fois d'un fort gain et d'une rapidité

susante. Un quanticateur compare la tension d'entrée avec une tension de seuil, ou une tension de

référence. Le comparateur de tension doit amplier une petite diérence entre ses entrées analogiques,

qui est souvent de quelques mili-volts, jusqu'à un niveau logique qui est de l'ordre quelques volts

(>

^2Vdd

3

). Dans un modulateur à hautes performances, les trois grandeurs suivantes doivent être

examinées pour chaque comparateur

5

:

la tension de décalage "l'oset",

l'hystérèsis

le temps d'établissement.

Dans le contexte des modulateurs sigma delta, toutes les erreurs additionnelles qui se trouvent en n

de boucle, par exemple celles du quanticateur, sont divisées par le gain des étages précédents. L'eet

de l'oset du comparateur est une erreur additionnelle et peut être considéré de la même façon que

l'erreur d'appariement des potentiomètres que l'équation 3.29 traduit comme suit :

σ

_Vj,max

= ¹

2√

2

B

(^σ

^R

R ^)V

^p−p

^+σ

^Vof f set

(3.30)

Notons que la tension d'oset de chaque comparateur est ajoutée directement à chaque entrée, c.-à-d.

elle n'est pas divisée par la racine carrée du nombre de comparateur.σ

_{Vof f set}

est en général inférieur

à quelques mili-volt, ce qui ne pose pas de problème quand on applique un bon OSR et une bonne

NTF [2,4]. Une autre remarque est que si on utilise un seul diviseur potentiomètrique mais avec

plu-sieurs quanticateurs, par exemple avec une architecture ping-pong ou entrelacé dans le temps [51],

l'eet de l'oset reste inchangé. Cette remarque intéressante sera utilisée dans notre proposition qui

sera expliquée au chapitre 6.

Une autre caractéristique importante à étudier est l'hystérèsis du comparateur (voir la gure 3.11).

L'hystérèsis du comparateur rend chaque décision dépendante des décisions précédentes, mettant une

mémoire dans les comparaisons. Cette mémoire peut créer des pôles non désirés dans le système, qui

peuvent causer des erreurs dans les fonctions des transfert du signal (STF) et du bruit (NTF). An

d'empêcher ce phénomène et d'améliorer la vitesse du comparateur, on utilise souvent une technique

de remise à zéro avant chaque comparaison (voir l'exemple à la gure 3.12). Dans la phase de remise

à zéro, la sortie de la précédente comparaison doit être maintenue par une bascule RS jusqu'à une

nouvelle décision valide.

En revanche le temps d'établissement joue un rôle beaucoup plus sérieux sur la précision que les

problèmes étudiés précédemment. Il limite en quelques sorte la fréquence maximale de comparaison,

surtout dans le cas des modulateurs à temps continu. Il est dû essentiellement à la bande passante

5. Le bruit thermique peut aussi contribuer à la performance d'un comparateur si son entrée est limitée dans un très petit intervalle, mais, ce n'est pas toujours le cas. De plus, la gigue d'horloge peut aussi ajouter des erreur et dégrader la performance d'un quanticateur. Cette non idéalité sera évoquée dans la prochaine section

(b) _(c)

(a)

Fig. 3.11 Quanticateur : a)le schéma bloc global, b) le schéma du comparateur c) la réponse d'un

com-parateur réel aux trois diérents niveaux d'entrées

nie des amplicateurs et à une caractéristique propre du comparateur : la métastabilité. Le temps

nécessaire pour atteindre un niveau logique bien déni en sortie du comparateur dépend fortement

de la tension d'entrée, et peut même être supérieur à une période d'horloge. Ceci aecte localement

le code thermométrique et peut conduire à des erreurs grossières en sortie du convertisseur, comme

l'illustre la gure 3.11-c.

L'idée d'utiliser une structure d'amplicateur simple au d'amplicateur cascode comme un

compa-rateur donne de mauvais résultats avec un temps d'établissement très lent [1, 3]. On utilise souvent

une structure dégénérée avec une rétroaction positive dont un exemple a déjà été décrit sur la gure

3.12. An de mieux expliquer l'eet du niveau d'entrée dans un comparateur de type dynamique

Fig. 3.12 Un comparateur CMOS dynamique, il marque la sortie au front montant d'horloge

("dynamic latched-comparateur"), analysons d'abord un schéma symbolique d'une combinaison des

deux amplicateurs dans une structure de rétroaction positive montrée sur la gure 3.13, où on

sup

-+

-+

Vx V_y A A ^Rout

Fig. 3.13 Une combinaison des deux amplicateurs d'une structure de rétroaction positive dans un

com-parateur

pose que chacun des amplicateurs possède un pôle dominant, une transconductance directeg

_m

, une

résistance de sortie R

_out

, et une capacité de charge C

_L

. Par le modèle linéaire, on obtient alors [3] :

g

_m

V

_x

(t) +^V

^y

^(t)

R

_out

⁼ −C

_L

.^dV

^y

^(t)

dt

g

m

V

y

(t) + ^V

^x

^(t)

R

_out

⁼ −C

_L

.^dV

^x

^(t)

dt (3.31)

Après simplication, nous avons les relations suivantes, où ”A =g

_m

.R

_out

” est le gain de l'AOP, et

τ =C

_L

.R

_out

=

_ω^A

u

=

_ω ¹

−3dB

est la constante de temps de l'AOP quandω

_u

est la fréquence de passage

au gain unité et ω

_−3dB

est la largeur de la bande de l'AOP.

AV

_x

(t) +V

_y

(t) = −τ.^dV

^y

^(t)

dt

AV

_y

(t) +V

_x

(t) = −τ.^dV

^x

^(t)

dt

∆V =V

x

(t)−V

y

(t) = −τ

A−1^.

d

dt^∆V ≃ _A^τ.^d

dt^{∆V =ω}

^u

^.

d

dt^∆V (3.32)

qui peut avoir la solution suivante :

∆V = ∆V

₀

.e

^ωu.t

= ∆V

₀

.e

τl^t

, τ

_l

= ¹

ω

_u

⁼

τ

A ⁼

C

_L

g

_m

(3.33)

où ∆V

₀

est la tension initiale, par exemple, la valeur de l'entrée. On remarque que la constante de

temps d'une combinaison de rétroaction positive est celle d'un AOP, mais, divisée par le gain de

l'AOP. De plus en diminuant la capacité de charge ou par l'augmentation de g

_m

, on peut construire

un comparateur plus rapide. An de générer une diérence de tension à la sortie du comparateur

∆V

_logique

, le temps nécessaire est exprimé par :

T

_latch

=τ

_l

.Ln[V

₀

.^∆

^logique

∆V

₀

^] (3.34)

Si à la n de la période, la sortie du comparateur n'atteint pas d'une diérence détectable par la

logique suivante, c.-à-d. T

com

< T

_latch

, une erreur de métastabilité se produit. Autrement dit, la

sortie du comparateur aura une valeur entre 0 et 1, ce qui n'est pas logiquement déni. La valeur

de l'entrée diérentielle minimum qui est nécessaire pour avoir une comparaison correcte à chaque

période est obtenue par la relation suivante :

v

_min

= ∆V

_logique

.e

^−Tcomτl

(3.35)

Cette tension minimale correspond à la résolution du comparateur soit la valeur de la tension de LSB.

L'erreur de métastabilité du comparateur peut être ensuite dénie comme :

P

_e

= ^v

^min

V

_LSB

⁼

∆V

_logiqe

V

_LSB

^.e

−^Tcom_τl

= 2

^B

.e

^−Tcomτl

(3.36)

Si le comparateur utilise une horloge avec deux phases complémentaires le temps de comparaison peut

être considéré comme égal à la moitié de la période d'horloge. Par conséquent, la densité d'erreur de

métastabilité s'exprime comme suit :

P

e

= 2

^B

.e

^−π.BWfe

(3.37)

où,f

_e

=

_T¹

e

est la fréquence d'échantillonnage BW=f

_{−3dB,comparateur}

=

^gm

2.π.CL

est la largeur de bande

du comparateur en phase de comparaison. En plus, si le comparateur suit un étage pré-amplicateur

de gain A

_p

la valeur dev

_min

à l'équation 3.35 ainsi que la probabilité d'erreur à l'équation 3.37 sont

divisées par le gain A

_p

.

Pour conclure, l'erreur de métastabilité diminue d'une façon linéaire en augmentant le gain du

com-parateur, alors qu'elle est atténuée exceptionnellement quand on augmente le temps de comparaison.

Cette conclusion peut être intéressante quand un modulateur à temps continu rencontre la limite de

fréquence d'échantillonnage imposée par le temps de comparaison T

_com

[24, 51]. Par exemple,

l'uti-lisation d'un temps de comparaison équivalant à

3Te

4

au lieu de

Te

2

, ou l'utilisation de deux séries

de comparateurs entrelacés peuvent augmenter la limite de la fréquence d'échantillonnage jusqu'à la

faire doubler.

En tous cas, le temps d'établissement du comparateur doit être considéré comme une partie du retard

de boucle du modulateur à l'étape de conception au niveau système même si il ne limite pas de la

fréquence d'échantillonnage. Ce retard, qui représente une bonne partie du retard de la boucle, avec

l'ensemble des retards des autres éléments peut aussi limiter la performance ainsi que la fréquence de

fonctionnement du système global [28,33,35,36,99].

Dans le document Nouvelles techniques d'appariement dynamique dans un CNA multibit pour les convertisseurs sigma-delta (Page 75-80)