3.5 Convertisseur numérique-analogique interne (CNA)
3.5.5 Inuence de l'impédance nie de sortie du CNA
40 50 60 70 80 90 100 Input-level SNR,[dB] System-level simulation delta-sigma modulator mismatc mismatc h-error std(.)= h-error std(.)= 1%, 3%, OSR=64 Ideal-case
sans aucune correction
mismatch-error std(.)= 2%,
Fig. 3.19 SNDR du modulateur multibit a) idéal, b) avec un CNA réel ayant 1%, 2% et 3% d'erreur
d'appariement.
3.5.4 Erreurs de non linéarité de la tension de sortie du CNA
Un CNA construit avec les condensateurs (C
i, i ∈ {1,...,M}) peut avoir un autre type d'erreur
que celles liées au défaut d'appariement des diérentes cellules, lié cette fois à la dérivation de leur
valeur absolue vis-à-vis du niveau de tension de sortie (V
o(t) =V
0+v
0) [3,91].
C
i(v
o) =C
0+c
1v
o(t) +c
2v
2o(t) +... (3.63)
Cela produit une erreur de non linéarité (harmoniques) qui n'est pas négligeable si la variation de
tension de sortie est élevée, comme dans le cas d'un convertisseur numérique analogique classique
(sans modulation sigma delta) avec une résolution de 10 bit ou plus. Cependant, dans le cas d'un
CNA interne qui se compose, par exemple, de 16 cellules, cette non linéarité n'est pas vraiment
dégradante.
On peut également constater ce type d'erreur dans le cas d'un CNA composé de sources de courant
pilotées, mais, par la variation de courant fuite dans l'impédance de sortie des cellules, si la résistance
ou la capacité de sortie de la cellule dépend de la tension. Pour un CNA constitué de sources de
courant piloté de faible bit cette erreur est négligeable. Par contre une résistance limitée de la cellule
inuence la performance de ce type de CNA comme nous allons le montrer par la suite.
3.5.5 Inuence de l'impédance nie de sortie du CNA
La gure 3.20 montre un exemple d'une structure simple de CNA thermométrique composée de
sources de courant pilotées et sa cellule de base. Dans le cas simple, chacune des cellules peut être
représentée par une source de courant I
uet une résistance de sortie R
u=
G1u. Si la résistance de
Fig. 3.20 CNA de type source de courant pilotée a) schéma global deM cellules b) une source de courant
et présentation d'erreur d'appariement
charge est supposéeR
L=
G1L
, le courant qui passe à travers la charge peut s'exprimer par :
I
L(x) = x.I
u1 +x.G
u.R
L(3.64)
où, x est l'entrée numérique du CNA. En général, R
uest beaucoup plus élevée queR
L, etx.G
u.R
L,
donc, x.G
u.R
L≪1. Par conséquent, la sortie du CNA peut se simplier :
I
L(x)≃x.I
u(1−x.G
u.R
L) =x.I
u−x
2G
u.R
L.I
u(3.65)
Ce qui peut produire une harmonique d'ordre 2. An de limiter cet eet,[x.G
u.R
L]doit être assez petit
pour l'entrée maximale de x. En supposant une entrée sinusoïdale pleine échellex(t) =
M2+
M2sin(ωt),
dans laquelle le premier terme correspond au niveau équilibre d'un modulateur avec une source de
courant xe, la puissance de cette harmonique peut s'estimer comme suit :
P
Ru≃[M
24 G
u.R
L.I
u]
2, σ
PRu= M
24 G
u.R
L.I
u(3.66)
Quand, I
uest supposé égal à 1 pour le pas LSB, la résolution nale du CNA s'exprime comme suit :
EN OB =Log
2[ M
2√
3σ
Ru] =Log
2[
2R
u√
3M.R
L] (3.67)
Par exemple, une résolution globale de 16 bit avec M=8, R
L= 50 Ohm, exige une résistance de
cellule supérieur à 22-Mega Ohm. Si cela n'est pas disponible, alors, on utilise plutôt une structure
en cascade ou même plus complexe [102105].
En pratique, trois autres éléments peuvent intervenir, la résistance et la capacité nies de la cellule à
l'état "o", le courant qui passe au chemin de "V
DC−R
L−R
out", et le capacité parasite à la sortie
C
eq=x.C
on+ (M−x).C
of f+C
par. Une cellule de CNA de mode courant a aussi une résistance nie
R
u,of fet une capacitéC
u,of f.R
u,of fest en général négligeable devant celle de l'état "on", mais par
contre, la capacité C
u,of fest de l'ordre de la capacité de l'état "on". Un nouveau modèle de CNA,
C
LR
L (1-x ) *Ci u,off xi x =1i Cu,on (a)i
uiv
DC (b) Iu,i Iu,i Ru,iFig. 3.21 Modèle d'un CNA de type sources de courant piloté avec ses éléments parasitaires ainsi que sa
réponse transitoire.
qui contient ces éléments parasites est représenté sur la gure 3.21. C
parest la capacité parasite de
sortie (pour le charge et et les connexions). Le courant de fuite deV
DCajoute une partie pourI
L(x)
d'environ
VDCRL+Rux
ce qui compense un peu l'inuence de la résistance nie des cellules. Par conséquent,
l'équation 3.64 doit se réécrire :
I
L(x)≃ x.(I
u+G
u.V
DC)
(1 +ρx) (3.68)
où, on simplie par :ρ=
RLRu
=G
uR
L. Il est possible de dénir une droite linéaire réelle pour la sortie
de CNA qui passe par les deux extrémités des valeurs données par l'équation 3.68, c.-à-d.I
L(0) = 0et
I
L(M) =
M.(Iu+Gu.VDC)(1+ρM)
. Cette ligne appelée droite adaptéeI
L′(x), s'exprime par la relation suivante :
I
L′(x) = x.(I
u+G
u.V
DC)
(1 +ρM) (3.69)
Par conséquent, l'erreur de linéarité du CNA peut s'exprimer comme suit :
∆
IL(x) = I
L(x)−I
L′(x) =x.(I
u+G
u.V
DC)[ 1
(1 +ρx) − 1
(1 +ρM)]
= ρx(M −x).(I
u+G
u.V
DC) (3.70)
Cette erreur a une forme parabolique qui passe par une valeur maximale pour x =
M2, tout comme
celle de l'erreur d'appariement ( en équation 3.53). L'erreur maximale est estimée selon ∆
IL(x) =
ρ
M42.(I
u+G
u.V
DC). On constate que par cette dénition, V
DCajoute un gain linéaire, donc, il n'a
pas d'inuence sur la linéarité du système. Ce raisonnement n'est pas conforme avec les dénitions et
les discussion présentées par [24,102] en raison de sa dénition qui révèle seulement la non linéarité.
Alors, on peut dénir un nouveau courant de la cellules unitaire comme I
′u
=I
u+G
u.V
DC. De plus,
dans le cas de réalisation en mode diérentiel, V
DCest idéalement xé à zéro. La puissance d'erreur
statique de la résistance nie des cellules vaut σ
2Ru
= ρ
M42.I
′u
2
. En prenant une valeur normalisée
pour la cellule unitaire avec I
u′≡1 la résolution nale s'exprime alors par :
EN OB=Log
2[√ 2
3ρM] =Log
2[
2R
u√
La puissance des harmoniques peut se calculer à partir de l'expression 3.69, qui permet d'estimer
le SFDR. Dans le cas non diérentiel la seconde harmonique est dominante, alors que dans le cas
diérentiel la troisième harmonique limite le SFDR, comme cela est donné par les relations suivantes
[24,102] :
SF DR
non−dif f= 20Log
10[1 + 2
ρM(1 +
p
1 +ρM)]
SF DR
dif f∼= 40Log
10[2(1 + 2
ρM)] (3.72)
En ce qui concerne l'eet dynamique de l'impédance de sortie des cellules, l'analyse peut se faire
comme dans le cas statique en posant :
Z(x) = R
ux k(xC
u,on)k[(M−x)C
u,of fkC
L] = R
ux kx(C
u,on−C
u,of f)k(C
L+M C
u,of f) (3.73)
au lieu de
Rux
. Cependant, on peut noter que(C
L+M C
u,of f)ne dépend pas de l'entrée x, il ne produit
donc pas d'eet non linéaire; il peut être considéré une partie du ltre de système. Le terme imaginaire
x(C
u,on−C
u,of f), qui dépend de l'entrée, peut être aussi moins gênant parce que la diérence de la
capacité de cellules entre deux état "on" et "o" est en général plus petite que leurs valeurs absolues,
surtout quand on utilise une structure de commutation avec SRD "Swing Reduced Deriver" ainsi que
les transistors fantômes comme nous l'avons proposé dans [51] (voir chapitre 6).
En conclusion, l'eet d'impédance limitée des cellules du CNA est dominé par la résistance, mais pour
un CNA interne CMOS, elle ne pose pas de problème sérieux tant que le nombre des cellules reste
faible. En revanche, d'autres eets comme l'impulsion transitoire "Glitch" et le temps d'établissement
doivent être examinés.
Dans le document
Nouvelles techniques d'appariement dynamique dans un CNA multibit pour les convertisseurs sigma-delta
(Page 89-92)