Erreurs dynamiques des CNA

Certaines imperfections ont une inuence considérable sur les performances dynamiques duCN A.

Ces erreurs dynamiques sont liées à la forme du signal de sortie du CNA et aux caractéristiques des

commutations des cellules. Ces erreurs dynamiques sont classées comme suit :

déséquilibre entre le temps de montée et le temps de descente,

phénomène de "Glitch" au instants de commutation,

injection de charge d'horloge "CFT"

gigue d'horloge,

Eet des impulsions transitoires Glitches

Il s'agit d'impulsions transitoires du signal de sortie dues aux commutations à grande vitesse des

sources de courant. Pendant une transition entre deux niveaux de sortie, un niveau de sortie erroné

peut apparaître à cause de la diérence des temps de propagation de chaque bit. Par exemple dans

un CNA binaire, pour une entrée digitale qui varie entre 0111111 et 1000000, si le bit de poids le

plus fortM SB change d'état plus rapidement que le bit de poids le plus faibleLSB, la sortie va être

1111111 pendant un court instant. De la même façon, la sortie peut correspondre au code0000000 si

leLSB varie plus rapidement que le M SB. La gure ci-dessous illustre ce phénomène. La puissance

(au lieu de LSB)

(”0” au lieu de MSB) MSB+LSB

(a) (b)

Fig. 3.22 Les impulsions transitoires, a) glitch positif, b) glitch négatif.

d'erreur du glitch dépend du nombre de bits commutés, exprimé par [N

x

(n)], et du décalage entre le

moment de la commutation "on" vers "o" et le moment de la commutation "o" vers "on", exprimé

par τ

_i

pour la cellules numéro "i" avec une sortie de valeur nominale I

_i

. Dans le cas d'un CNA en

courant, l'erreur de glitch peut s'exprimer par :

σ

_glitch

= ^X

i∈Nx(n)

I

i

τ

i

T

_e

(3.74)

La valeur ∆I

_glitch

peut être négative ou positive. En pratique, le signal de glitch n'a pas une forme

rectangulaire comme représentée à la gure 3.22, par conséquent,τ

_i

doit exprimer une valeur eective

de sorte que la surface nale τ

_i

I

_i

reste équivalente à celle de la surface réelle. De plus, on peut

simplier l'équation en prenant une valeur moyenne pour toutes les τ

_i

dénoté par τ

_im

, ce qui est en

fait la diérence moyenne d'entre le temps de propagation "0" et celle de propagation "1" dans les

cellules. L'erreur maximale d'un CNA B-bit binaire correspond à l'entrée de moitié d'échelle selon la

formule [102] :

σ

_glitch,max

=√

2B−1.I

_LSB

^τ

^m

T

_e

(3.75)

Du point de vue statique, cette erreur doit être inférieure à 0.5LSB comme celle de l'INL.

L'erreur de glitch est une grande faiblesse des convertisseurs binaires. Cependant, dans le cas d'un

CNA thermométrique sans méthode de DEM, le problème est moins grave que dans le cas précédent,

car l'erreur maximale est liée à la diérence entre deux codes consécutifs N

_x

(n). Dans un CNA sur

échantillonné, une telle diérence est en général assez petite (par rapport au terme (2

^B

−1) dans

l'équation ci-dessus). Par contre, en utilisant une méthode de DEM ( n'importe quelle méthode sauf

la "Restricted-DEM " [106]) la probabilité d'erreur de glitch augmente ce qui limite la performance

de DEM.

l'utilisation d'un CNA de type remise à zéro RZ ("Return-to-Zero") peut complètement éliminer le

glitch, mais, la sortie rencontre d'autre problèmes comme l'eet de la gigue d'horloge et la non

linéarité imposée par l'amplitude supplémentaire des sorties de la cellule RZ. Dans le chapitre 6 nous

présenterons un nouveau type de CNA-RZ qui peut limiter l'eet de glitch sans autre eet dégradant

supplémentaire.

Une autre méthode, qui est préférable, consiste à utiliser un bloc d'anti-glitch "deglitcher" suivi d'un

étage de synchronisation. Un circuit deglitcher équilibre le temps de propagation de l'état "1" à

l'état "0" et le temps de propagation inverse. Dans le chapitre 6, nous présenterons aussi un nouveau

procédé [51].

Injection de charge d'horloge (CFT, clock feedthrough)

Cette erreur constitue une limitation majeure des sources de courants commutés. Elle se produit

lorsque les transistors interrupteurs passent de l'état on à l'état o. Il y a tout d'abord la fuite des

électrons stockés dans le canal quand l'interrupteur était passant. La grande partie des électrons

s'évacue dans la source et le drain. Il y a aussi un transfert d'énergie entre la grille, la source et le

drain, à chaque variation de la tensionV

_gs

en raison des capacités parasitesC

_gs

etC

_gd

(voire la gure

3.23), ce qui peut se limiter en employant des transistors fantômes. Une technique complexe, qui peut

C

gd

C

gs

C

L

v

_sw

+

+

++ ^{-- -}

-Fig. 3.23 Illustration de l'injection de charge d'horloge dans une cellule de CNA de type courant commuté.

limiter ces eets, sera présentée au chapitre 6.

Temps de transition, t

_on

et t

_{of f}

Le processus de commutation des sources de courant peut se répartir en deux phases distinctes.

Durant la première phase, les signaux de commande font basculer le transistor interrupteur de l'état

bloqué (o ) à la saturation (on), tandis que l'interrupteur complémentaire va basculer dans le sens

opposé. Cette phase s'achève quand les signaux de commandes atteignent leur valeur nale.

Durant la deuxième phase, le potentiel de drain du transistor interrupteurV

_o

(n÷udodans la gure

3.20) ainsi que celui de la source commune V

_X

varient jusqu'à atteindre leur état permanent. Les

variations du potentiel V

_o

dépendent de la capacité parasite au n÷ud o et de la charge à la sortie

(Z

_l

), et le potentiel V

_X

dépend de la capacité parasite au n÷ud X et de la transconductance du

commutateur (S

_W

).

Ainsi, une longueur et une largeur minimale des transistors commutateursS

_W

et une largeur minimale

du transistor C

_S

permet de réduire le temps d'établissement. Cependant, les largeurs des transistors

S

W

et C

S

sont directement liées aux capacités parasites. Dans ce cas, augmenter la largeur des

commutateurs S

_W

peut compromettre le transfert de charge (clock-feedthrough).

Malgrè tous les moyens d'optimisation au niveau du circuit, le temps de transition des cellules du

CNA à courant commuté peut encore inuencer la performance du système par deux eets. Comme

cela a été présenté dans la section précédente, une diérence non nulle entre le temps de transition de

"0" à "1"t

on

=t

_d

+t

r

et le temps de transition au sens opposét

_{of f}

=t

^′_d

+t

_f

, fait apparaître une erreur

de glitch. Même si on ajuste ces paramètres pour que leur diérence soit nulle (t

_on

=t

_{of f}

6= 0), leurs

valeurs absolues ajoutent une erreur importante dans le cas de CNA de type NRZ

"Non-Return-to-Zero". Comme le montre la gure 3.24, la surface (équivalent de charge transférée) pour deux séries de

données équivalentes (par exemple, {0,1,1,0,0} et{0,1,0,1,0}) n'est pas la même, ce qui produit une

erreur dépendant du signal d'entrée. Ainsi, on préfère utiliser un CNA de type RZ en diminuant ses

eets secondaires. Dans le cas d'un CNA-RZ, il sut de considérer la surface réelle d'une impulsion

équivalent à celle de sortie de cellule au niveau système [99, 107]. En tous cas, l'ensemble des temps

de transition doit être plus petit que la période de commutation,t

_on

+t

_{of f}

≪T

_e

.

Dans le document Nouvelles techniques d'appariement dynamique dans un CNA multibit pour les convertisseurs sigma-delta (Page 92-95)