EXAMEN PARTIEL MEA 2
èmeAnnée Systèmes Logiques - Décembre1999
Problème 1 :
1- En partant du fonctionnement de la bascule RS, donner la démarche permettant de réaliser une bascule D (ainsi que les schémas des structures intermédiaires si nécessaire).
2- Donner la structure d'une bascule D possédant des signaux de "Clear" et "Preset"
asynchrones
3- Présenter les contraintes temporelles associées à une telle bascule.
4- Déterminer une structure de bascule D possédant des signaux de "Clear" et "Preset"
synchrones
5- En utilisant des bascule D réaliser un compteur par 8 "synchrone".
6- Réaliser un système séquentiel asynchrone disposant de deux entrées D et H et d’une sortie Q fonctionnant de la manière suivante :
Qn+1 = D si H passe de 0 à 1
Qn+1 = Qn si H passe de 1 à 0 ou si H n’est pas modifié
Nota: On ne donnera que le graphe d'état et la table de phases primitive
Problème 2 :
Soit la fonction logique Z factorisée de la façon suivante : Z = a . b . c' . e + a' . d ( b . c + f + g )
1- Implanter Z à l'aide de réseaux de transistors. On suppose que la technologie utilisée on ne peut mettre que 3 transistors (N ou P) en série ou en parallèle.
2- Implanter la fonction Z sur la bibliothèque de cellules standards suivante de façon à minimiser les délais.
On considérera que toutes les entées primaires commutent simultanément à l'exception de l'entrée d qui arrive avec 5ns de retard .
Inv (retard = 2ns), Nand2 (retard = 3ns), And2 (retard = 4ns), AOI21 (coût = 6ns), Nor2 (retard = 2,5ns).
