• Aucun résultat trouvé

7.4 Création du sous-réseau thermique

7.4.2 Procédure de maillage

L’approche retenue pour modéliser le comportement thermique du bloc est de type éléments finis. Ce sous-réseau thermique est généré par l’assemblage d’éléments de base (polyèdres) qui modélisent le transfert de chaleur dans le bloc. La forme géométrique de l’élément de base utilisé dans ce simulateur est le pavé droit. Cette forme géométrique se prête particulièrement bien à la modélisation du transfert de chaleur dans les structures parallélépipèdes rectangles telles que les puces de circuits intégrés (chapitre 5.2.2). De plus, la géométrie de ces éléments facilite la génération du maillage parce qu’un pavé droit peut être découpé sans perte de matière et sans recouvrement par un ensemble fini de pavés droits de dimensions inférieures.

Le symbole de cet élément et le réseau thermique associé sont présentés sur la figure 7.12. Ce code modélise le transfert de chaleur par conduction dans un parallélépipède rectangle avec un réseau de Cauer trilinéaire (figure 7.12a). Les dimensions ainsi que les propriétés thermiques de cet élément sont configurables ce qui permet de modéliser l’ensemble de la puce ainsi que son environnement. Le code Verilog-A de cet élément est fourni dans l’annexe A

Au chapitre 4, nous avons également vu que la convection et le rayonnement peuvent être modélisés à l’aide de résistances thermiques de convection ou de rayonnement. En intégrant ces résistances au modèle en tant que paramètres supplémentaires, ces modes de transfert de chaleur peuvent également être pris en compte. Cependant, l’ajout de ces résistances thermiques accroit la complexité de la matrice à simuler sans apporter de bénéfice notable sur la précision des résultats.

Nous considérons également les sources de chaleur comme des sources planaires en raison de la faible dimension verticale des composants qui est de l’ordre du micromètre au regard de la dimension verticale d’une puce de silicium qui est de l’ordre 50 à 1000 micromètres selon que la puce soit amincie ou non.

7.4. CRÉATION DU SOUS-RÉSEAU THERMIQUE 93

(a) Réseau thermique modélisé. (b) Symbole de l’élément de base.

Figure 7.12 – Réseau thermique et symbole de l’élément fini de base.

layout qui représente le dessin des masques est associée au schéma électrique. La version 6.1.5, que nous utilisons, n’est pas encore adaptée pour la conception de circuit 3D. La figure 7.13 est une capture d’écran de l’environnement CADENCE R. Sur cette capture d’écran, le schéma électrique représente deux résistances placées à droite du circuit et une matrice 4×4 de capteurs de température, placée au centre. Ce circuit, nommé Matrice2D, correspond au circuit test que nous utiliserons dans le chapitre 8 pour valider expéri-mentalement notre simulateur. Le schéma est affiché sous sa vue layout (affiché en mode positionnement). Les propriétés de la vue layout ont été modifiées pour que l’utilisateur puisse saisir les propriétés thermiques du matériau utilisé par la vue layout. En l’occur-rence, la capacité et la résistance thermique de la puce ont été nommées respectivement capSil et resSil. Leurs valeurs sont configurées au moment de la simulation par l’utilisateur.

Selon que nous souhaitions simuler le comportement électrothermique d’un circuit 3D (chapitre 8) ou que nous souhaitions extraire le modèle électrothermique d’un bloc planaire (chapitre 9), il est nécessaire de donner un volume aux vues layout et de positionner chacune de ces vues dans l’espace 3D. Pour cela, une propriété supplémentaire est ajoutée dans chacune des vues layout dans laquelle l’utilisateur saisit les coordonnées de la boîte englobante de chacune de ces vues (figure 7.13).

A contrario des circuits 3D monolithiques, les circuits 3D par empilement sont percep-tibles comme une association tridimensionnelle de circuits planaires. Ainsi, pour contourner la limitation de l’environnement, le schéma électrique du circuit tridimensionnel est associé à autant de vues layout que d’étages dans le circuit 3D.

Reprenons l’exemple de notre circuit Matrice2D et empilons deux puces de ce circuit planaire l’une sur l’autre, pour créer le circuit 3D nommé Matrice3D. Dans ce cas, entre ces deux puces, une couche d’oxyde de silicium est intercalée. Conformément à notre modèle thermique pour système 3D, nous avons encore besoin d’empiler deux couches de maté-riaux : l’une modélise le boîtier et l’autre modélise le PCB-environnement. La figure 7.14, montre l’ensemble des vues nécessaires au fonctionnement du simulateur dans ce cas. Les

94 CHAPITRE 7. SIMULATEUR ÉLECTROTHERMIQUE DÉVELOPPÉ

Figure 7.13 – Capture d’écran d’une cellule dans l’environnement CADENCE R.

vues layout et layout1 représentent les dessins des masques de chacun des circuits empi-lés. Les layouts layoutSiO2, layoutBoîtier et layoutPCB sont des layouts sans dessin de masques, seules les propriétés thermiques et de localisation sont utilisées.

Une fois les propriétés des boîtes englobantes saisies, le maillage du bloc est réalisé suivant la procédure suivante (figure 7.15) :

– D’abord, une première simulation électrique standard est exécutée afin d’attribuer une zone d’influence en trois dimensions pour chaque source de chaleur (composant intégré). Ces zones d’influences sont définies de manière empirique en fonction de la densité de puissance et des dimensions des sources de chaleur. Parmi ces sources de chaleurs, celles qui génèrent un flux de chaleur important sont considérées comme dominante.

– Ensuite, les boîtes englobantes de chacun des étages sont assemblées en un pavé droit que nous appelons V0.

– Lors d’une première passe, le volume V0 est découpé selon les bords de chacun des étages et selon le bord des sources de chaleur dominantes. De plus, lors de cette passe, un maillage grossier et constant est également appliqué. La taille des mailles constantes est préconfigurée par l’utilisateur (phase 1 de la figure 7.15).

– Lors d’une troisième passe, une boucle d’affinement est utilisée. A chaque itération, les volumes recouverts par une zone d’influence sont subdivisés en huit sous-volumes. Cette boucle se termine dès que les dimensions des arêtes des volumes atteignent

7.4. CRÉATION DU SOUS-RÉSEAU THERMIQUE 95

Figure 7.14 – Capture d’écran d’une cellule 3D dans l’environnement CADENCE R.

leur taille minimale préconfigurée par l’utilisateur. L’algorithme génère un maillage dont les dimensions des mailles augmentent de manière progressive (phase 2 de la figure 7.15).

– Lors d’une dernière passe, les volumes recouverts par les bords des sources de chaleur sont subdivisés selon ces mêmes bords. Ainsi, chaque source de chaleur est représentée par un nombre entier de volumes élémentaires (phase 3 de la figure 7.15).

Le réseau thermique est finalement généré dans la même vue schematic que le sous-réseau électrothermique. L’utilisateur a également la possibilité de visualiser le maillage généré sur les surfaces des étages assemblés.