Etude de la convergence num´ ´ erique des simulations

Outre les mod`eles physiques `a param´etrer, un autre travail de fond porte sur le r´eglage des param`etres num´eriques. C’est une ´etape importante, car cela permet d’assurer la fiabilit´e de la chaˆıne de simulation entre les diff´erents logiciels utilis´es et des r´esultats finaux.

Un des points cl´es est le r´eglage du maillage de calcul. Lors des simulations ´electrique et optique, les logiciels discr´etisent la structure `a simuler en un ensemble de points appel´e maillage (voir Figure 4.3). Ce sont uniquement en ces points que les ´equations gouvernant le comportement ´electrique ou optique du composant sont r´esolues. Les dimensions des deux maillages ´electrique et optique doivent donc ˆetre r´egl´ees de mani`ere `a d´ecrire correctement la zone d’int´erˆet, en l’occurrence ici pr`es de l’oxyde. La qualit´e du maillage va directement impacter les r´esultats, et le r´eglage des param`etres tels que les dimensions de chaque maille est essentiel avant toute ´etude param´etrique.

(a) (b)

Figure 4.3 – (a) Maillage ´electrique triangulaire g´en´er´e par DEVICE, et (b) maillage optique rectan-gulaire g´en´er´e par MODE en traits jaunes

Des ´etudes de convergence num´erique sont donc n´ecessaires, c’est-`a-dire qu’il faut d´eterminer les param`etres num´eriques pour lesquels la solution converge vers une valeur donn´ee. La simulation converge, ou est consid´er´ee comme “stable”, lorsqu’une faible variation des param`etres num´eriques entraˆıne une faible variation du r´esultat. Bien que ce type d’´etude de convergence ait d´ej`a ´et´e fait pour les modulateurs `a jonction PN, les conditions num´eriques sont beaucoup plus strictes dans le cas des modulateurs capacitifs, car :

– la pr´esence d’une couche d’accumulation pr`es de l’oxyde entraˆıne une forte variation de charge, sup´erieure `a 10¹⁹ cm⁻³ , sur une distance inf´erieure `a 10 nm.

– le centre du guide est `a fort contraste d’indice (3.48 pour le silicium et 1.44 pour le SiO2 `a 1.31 µm). Cela implique de g´erer une forte discontinuit´e du mode optique aux interfaces. Il faut donc que le maillage ´electrique soit raffin´e pr`es de l’interface Si − SiO<sub>2</sub> de mani`ere `a pouvoir mod´eliser correctement la couche d’accumulation. Quant au maillage optique, il doit rendre compte de la structure particuli`ere du guide, mais aussi de la forte variation d’indice effectif locale induite par la forte variation de charge au niveau des zones d’accumulation.

De plus, les maillages ´electrique et optique ´etant de nature diff´erente, il est essentiel d’accorder leurs param`etres afin de r´eduire au mieux les erreurs d’interpolation lors de l’importation de donn´ees ´

electriques/optiques. Enfin, le compromis entre la pr´ecision du r´esultat et le temps de calcul de simulation est aussi `a prendre en compte : il est pr´ef´erable d’optimiser le maillage de la structure, de mani`ere `a garder une pr´ecision ad´equate avec un temps de calcul raisonnable pour pouvoir lancer plusieurs centaines de simulations.

Maillage ´electrique

Comme expos´e dans le chapitre 2, une structure capacitive soumise `a des tensions positives (le cˆot´e N ´etant reli´e `a la masse) pr´esente deux types de r´egimes : le r´egime de d´esertion et le r´egime d’accumulation. Pour la gamme de dopage vis´ee (entre 5 × 10¹⁶cm⁻³ et 5 × 10¹⁸cm⁻³), le r´egime de

d´esertion se produit pour des tensions inf´erieures `a 0.8 V - 0.9 V. Le profil des porteurs est similaire `a celui que l’on peut rencontrer dans une jonction PN : la variation d’´electrons ou de trous est de l’ordre de grandeur du dopage du semi-conducteur, et la transition se fait sur une distance comprise entre 30 nm et 50 nm pr`es de l’interface.

Dans ces conditions, une maille de 5 nm au sein du guide est suffisante pour mod´eliser la transition entre la zone riche en porteurs et la zone de d´esertion.

Les choses se compliquent en r´egime d’accumulation lors de l’application d’une tension sup´erieure `

a 0.9 V, `a cause de la forte variation de concentration de porteurs pr`es de l’oxyde. Pour mod´eliser correctement cette couche, il est n´ecessaire d’avoir un maillage beaucoup plus fin pr`es de l’oxyde, mais il faut trouver un juste ´equilibre par rapport au temps de calcul pour r´ealiser une simulation.

Pour trouver cet optimum, plusieurs maillages 2D avec diff´erentes configurations ont ´et´e test´es. L’id´ee est d’obtenir un maillage adaptatif suivant la direction perpendiculaire au mur d’oxyde, et avec une pr´ecision graduelle. Suivant l’autre direction, les conditions de maillage restent inchang´ees (∆ = 5 nm). Lorsque qu’un nouveau maillage est test´e, une contrainte suppl´ementaire plus stricte est ajout´ee pr`es de l’interface silicium/oxyde.

Pour se pr´emunir des incertitudes de calcul, l’´etude est faite sur le cas le plus exigeant, lorsque l’accumulation est la plus forte. Dans la gamme de fonctionnements recherch´ee, cela correspond `

a un oxyde de 5 nm, avec un dopage uniforme et ´egal cot´e N et P : N_A= N_D = 5.10¹⁸ cm⁻³ polaris´e `

a 3 V. Les r´esultats de simulation des cinq maillages sont donn´es dans le Tableau (4.2). Comme le montre la Figure (4.4), le profil des porteurs se stabilise et converge `a partir du troisi`eme maillage.

Num´ero de Taille maximale des Nombre de Temps de Taille fichier maillage mailles `a l’interface noeuds de la simulation data (Mo)

Si-SiO2 (nm) structure (×10³) pour 0 :0.1 :3 V

1 5 14 3 min 4.8

2 2.5 17 3 min 30 5.8

3 1 26 6 min 9.2

4 0.5 40 7 min 30 13.2

5 0.1 80 15 min 16

Tableau 4.2 – Ordre de grandeur des param`etres de simulations pour une structure PON, avec huit coeurs de 2.4 GHz et 8 Go de RAM, pour diff´erents maillages.

Figure 4.4 – Mod´elisation du profil de la concentration d’´electrons lors du r´egime d’accumulation, pour une ´epaisseur d’oxyde de 5 nm, un dopage N_A= N_D = 5 × 10¹⁸cm⁻³ `a 3 V.

En comparant les r´esultats avec le Tableau pr´ec´edente, le maillage n^◦4 offre le meilleur compromis temps/pr´ecision, o`u l’erreur commise est inf´erieure `a 1%. C’est donc ce maillage qui est utilis´e pour la suite de l’´etude, ces caract´eristiques sont r´esum´ees Figure (4.6).

Maillage optique

Plusieurs m´ethodes num´eriques sont possibles pour r´esoudre les ´equations de Maxwell au sein du guide optique. Dans notre cas, il a ´et´e observ´e que la r´esolution par la m´ethode des ´el´ements finis est une solution viable qui permet de traiter le dispositif².

L’aspect critique est `a nouveau le r´eglage du maillage optique pr`es de l’interface d’oxyde. Il est aussi n´ecessaire de mettre en place des contraintes de maillage optique pr`es de l’oxyde, de mani`ere `a repr´esenter correctement la variation de charge et d’indice de r´efraction associ´ee.

Des tests de convergence ont ´et´e effectu´es sur le cas pr´ec´edent, et comme le montre la Figure (4.5) un optimum peut ˆetre obtenu.

La simulation optique ne voit pas la couche d’accumulation Zone de transition Convergence des résultats Δ𝑥𝑚𝑎𝑖𝑙𝑙𝑒 (𝑛𝑚) Δ𝑥𝑚𝑎𝑖𝑙𝑙𝑒 choisie

Figure 4.5 – Calcul du produit VπL_π `a 3 V pour une structure capacitive avec une ´epaisseur d’oxyde de 5 nm et un dopage de 5 × 10<sup>18</sup> cm<sup>−3</sup>. Il est n´ecessaire d’avoir un maillage optique l´eg`erement plus fin que le maillage ´electrique `a cause de leur nature diff´erente.

Un maillage optique trop grossier pr`es de l’interface ne rend pas compte de la variation de charge due `a l’accumulation, et entraˆıne une erreur relative de pr`es de 60 % lors du calcul du produit V<sub>π</sub>L<sub>π</sub>. Inversement, utiliser un maillage trop fin, tr`es inf´erieur `a 0.5 nm, n’est plus n´ecessaire `a cause de l’interpolation lin´eaire entre les diff´erents maillages (le maillage optique devient beaucoup plus fin que le maillage ´electrique), et entraˆıne une augmentation du temps de calcul inutile. Dans notre cas, une taille de maille de 0.2 nm a ´et´e choisie pour avoir une erreur num´erique d’interpolation inf´erieure `a 0.25 %.

Synth`ese : Les simulations num´eriques des modulateurs capacitifs se basent sur deux hypoth`eses : 1) la concentration de dopage Ndop du semi-conducteur est suppos´ee uniforme pr`es de l’oxyde, et 2) l’oxyde est suppos´e parfait (sans pr´esence de d´efauts, de charges ou de pi`eges d’interface). L’oxyde parfait permet de maintenir la condition d’´equilibre thermodynamique de la structure, mˆeme en pr´ e-sence de l’application d’une tension. De plus c’est la statistique de Fermi qui est utilis´ee, car nous avons montr´e que les effets quantiques ´etaient n´egligeables. Une ´etude de convergence a montr´e que des contraintes de maillages plus strictes que pour les modulateurs PN sont n´ecessaires pour ´eviter

2. Le fort contraste d’indice et le confinement du mode dans un oxyde mince sont inadapt´es pour une m´ethode de type BPM

de s´erieuses r´epercussions sur la fiabilit´e des r´esultats. La Figure (4.6) r´esume les crit`eres de maillage pour r´ealiser des simulations sur des structures capacitives. Ces contraintes impactent le temps de simulation, qui est typiquement 2 `a 3 fois plus long que pour les modulateurs `a jonction PN.

𝑆𝑖𝑂

₂

^𝑆𝑖

3 nm 10 nm 20 nm 5 nm 15 nm 50 nm maillage électrique maillage optique Δ = 0.5 𝑛𝑚 Δ = 1 𝑛𝑚 Δ = 2.5 𝑛𝑚 Δ = 5 𝑛𝑚 Δ = 0.2 𝑛𝑚 Δ = 1 𝑛𝑚 Δ = 2 𝑛𝑚 Δ = 5 𝑛𝑚 x x

Figure 4.6 – Synth`ese des crit`eres de maillage pour les simulations ´electriques et optiques pr`es de l’interface SiO2/Si pour simuler une structure capacitive. La distance entre l’interface est indiqu´ee sous les deux axes. Pour des simulations 2D, on prend ∆ = 5 nm comme crit`ere de maillage pour l’autre direction.

Dans le document Développement de modulateurs optiques sur silicium à faible consommation énergétique pour les prochaines générations d'interconnexions optiques (Page 83-86)