6.3 D´ eveloppement des briques d´ edi´ ees au modulateur capacitif
6.3.4 Croissance ´ epitaxiale ` a partir du substrat
epaisseurs d’oxyde, allant de 10 nm `a 75 nm (´etape 5 de la Figure 6.7). L’objectif ici est de d´eterminer l’´epaisseur finale du mur d’oxyde et la limite pour laquelle il est toujours pr´esent apr`es ´epitaxie du silicium.
Suite `a cette ´etape, la gravure des tranch´ees est r´ealis´ee sans endommager le mur d’oxyde qui est prot´eg´e par la r´esine (´etape 6 de la Figure 6.7). Au final, deux tranch´ees de 0.8 µm de large et espac´ees de 0.4 µm sont cr´e´ees dans le BOX.
Apr`es la r´ealisation des niveaux SICAV et VIABOX, des exemples de motifs obtenus sont pr´esent´es Figure (6.14), et Figure (6.15). La gravure des tranch´ees a ´et´e effectu´ee correctement, on peut observer l’interface entre la couche de silicium et le BOX, et l’interface entre la couche de silicium et celle du masque dur. Dans le cas d’un futur guide segment´e, la terminaison des segments est arrondie en raison des effets de proximit´es lors de la lithographie. Une prise de vue `a la verticale permet de confirmer la pr´esence de l’oxyde en bordure de cavit´e.
6.3.4 Croissance ´epitaxiale `a partir du substrat
Pour cette ´etape, plusieurs ´epaisseurs de silicium ´epitaxi´e sont test´ees, avec des conditions de d´epˆot variables. La Tableau (6.2) r´esume le plan d’exp´erience qui a ´et´e effectu´e. `A la limite des possibilit´es de l’´equipement et des conditions physiques, une croissance vis´ee de 4 µm de silicium peut ˆetre atteinte (il faut pouvoir remplir les tranch´ees et atteindre les bords de cavit´e en silicium).
Les ´epaisseurs d’´epitaxie vis´ees sont obtenues `a partir de mesures faites sur des plaques de cali-bration sans motifs, ce qui permet des valeurs ind´ependantes du taux de remplissage qui varie d’un
Guide SICAV VIABOX Niveau de masque
a) b)
c)
2 µm Si substrat BOX Si Centre de l’anneauFutur guide optique SiO2 BOX BOX Si Si Si BOX Si SiO2 Interface Si/SiO2
Figure 6.14 – Exemple d’un anneau qui comportera `a terme un guide segment´e. a) Sch´ema de la section transverse, b) Vue des masques correspondants, et c) Photo MEB du composant apr`es la fabrication des niveaux SICAV et VIABOX.
a) 1 µm b) 2 µm
Figure 6.15 – Exemples de motif qui serviront de transition entre un guide ruban et un guide segment´e. Les transitions repr´esent´ees sont celles sch´ematis´ees Figure (6.10).
masque `a un autre. Un ´ecart est observ´e entre les valeurs mesur´ees sur les plaques de calibration et les valeurs mesur´ees sur trois plaques du lot. En particulier, l’´epaisseur de silicium d´epos´e est plus faible en bord de plaque.
La premi`ere plaque pass´ee `a cette ´etape est celle qui poss`ede le mur d’oxyde le plus fin, de 10 nm. Le premier lot sugg´erait qu’une rupture du mur d’oxyde ´etait possible si celui-ci ´etait trop fin. Comme le montre la Figure (6.16a) cet effet est observ´e sur cette plaque, o`u la croissance de silicium se d´eveloppe en bordure des cavit´es silicium. Une vue en coupe FIB a permis de confirmer ce fait.
L’autre point mis en ´evidence sur ces motifs est l’influence de la dimension des tranch´ees sur la vitesse de croissance de silicium (voir Figure 6.16b-e). Pour une mˆeme ´epaisseur de croissance
n◦ Epaisseur du´ Epaisseur de´ Epaisseur de´ de plaque mur d’oxyde (nm) silicium vis´e (µm) silicium obtenu (µm)
Centre Milieu Bord
1 10 2.6 3.51 3.07 1.95
2 25 2 2.43 2.38 1.17
3 50 2.6 4.39 4.27 3.27
4 50 3
-5 75 3-4
-Tableau 6.2 – R´esum´e du plan d’exp´erience effectu´e au cours de l’´etape d’´epitaxie `a partir de cinq plaques essais.
vis´ee, plus les tranch´ees sont larges (de b `a e), et plus la croissance est importante et le remplissage des tranch´ees se fait rapidement. Pour les cas b) et c), la dimension des tranch´ees est faible et le silicium est `a la limite de la hauteur du BOX. En revanche pour les cas d) et e) la largeur des tranch´ees est suffisante pour permettre au silicium de croˆıtre en dehors des tranch´ees.
a)
b) Bord cavité SICAV
Masque dur SiO2
Si Si BO X BO X BO X BO X Si Si Si Si Tranchée Si c) d) e)
Figure 6.16 – a) Photo SEM montrant un ensemble de r´eseau de vias dans des cavit´es SICAV, b-e) Photos montrant l’influence de la largeur du r´eseau de tranch´ees sur la vitesse de croissance du silicium.
L’analyse de la seconde plaque a montr´e une croissance anormale du silicium, signe d’un probl`eme ant´erieur `a cette ´etape qui n’a pas ´et´e identifi´e. Elle ne sera pas trait´ee ici.
La troisi`eme plaque ´etudi´ee poss`ede un mur d’oxyde de 50 nm, et a subi un d´epˆot ´equivalent de 2.6 µm. L’analyse des motifs de test de la cellule de fabrication montre que la croissance se fait bien dans les tranch´ees, et des photos MEB mettent en ´evidence l’apparition de nucl´eis en silicium uniquement au centre de la plaque (voir Figure 6.17a et d). Ceci est coh´erent avec le fait qu’un d´epˆot de silicium plus important est r´ealis´e au centre par rapport au bord de plaque. Comme une ´etape de planarisation est incluse apr`es l’´etape d’´epitaxie, il est attendu que ces nucl´eis soient supprim´es.
La Figure (6.17b) montre que le remplissage des cavit´es en silicium se fait correctement sur une distance d’environ 2.5 µm, ce qui est suffisant pour les composants comportant des r´eseaux de silicium de 200/200 nm et 150/350 nm (on peut distinguer la forme de ces r´eseaux sur la photo 6.17c).
Les r´eseaux 120/120 sont en revanche plus difficiles `a remplir (6.17f-g). De plus, comme la distance `
a parcourir est plus importante, l’´epaisseur de d´epˆot de silicium est ici insuffisante. Les deux derni`eres plaques essais ont ´et´e test´ees avec des conditions physiques proches de la limite de l’´equipement afin
Si
Centre de plaque Bord de plaque
Cel lule t es t An neau segm en té 7 µm 2 µm 1 µm 5 µm Nucléi a) b) c) d) f) g) e)
Figure 6.17 – Photos MEB prise apr`es croissance de silicium au centre et en bordure de plaque, sur une cellule test et sur un anneau segment´e (similaire `a la Figure 6.14). Le centre de plaque pr´esente une densit´e de nucl´eis importante, et le bord de plaque ne pr´esente pas de nucl´eis.
de tester la borne sup´erieure de d´epˆot. Des observations montrent que la densit´e de nucl´eis au centre de plaque devient tr`es importante, mais que seule une minorit´e de motifs restent non remplis.
Enfin, des coupes FIB ont ´et´e r´ealis´ees sur la troisi`eme plaque pour observer l’allure du mur et la qualit´e du remplissage que l’on ne peut pas voir en vue de dessus. Comme le montre la Figure (6.18a) le remplissage des tranch´ees se fait sans d´efaults sur les trois tranch´ees pr´esentes sur la photo. Un agrandissement pr`es d’un des murs d’oxyde montre que son ´epaisseur est inf´erieure `a 65 nm (6.18b). En bas et en haut de la cavit´e, son ´epaisseur est r´eduite `a 25 nm. Il est suppos´e que la forme en “grain de riz” de l’oxyde provient de l’´etape de gravure d´efinissant la cavit´e dans le silicium. Ce d´efaut a ´et´e identifi´e `a cette ´etape, et pourrait ˆetre corrig´e en optimisant la recette de gravure. N´eanmoins elle n’a pas pu ˆetre appliqu´ee pour les autres plaques, qui avaient d´ej`a pass´e cette ´etape.
Une autre vue en coupe d’un r´eseau de cavit´es (6.18c) montre qu’il est possible d’avoir des r´eseaux bi-p´eriodique inf´erieurs `a 220 nm2.
2. Cette plaque ayant subi une dose variable, il est tr`es difficile de trouver le r´eseau avec la p´eriode donn´ee au d´ebut de la section, en particulier lorsque qu’une seule coupe FIB repr´esente 1h de mesure
2 µm
160 nm
24 nm
61 nm
25 nm
320 nm
104 nm 218 nm
58 nm
a) b)
c)
SiO2
Si-épi
BOX
Si
BOX
Si-épiSiO2
Si
Substrat
BOX
Tranchée
SiO2
Si épitaxié
Figure 6.18 – a) Vue en coupe d’un ensemble de cavit´es dans le silicium comportant des tranch´ees, b) Agrandissement pr`es d’un mur d’oxyde, c) Sch´ema associ´es des diff´erentes coupes, et d) Photo FIB tilt´e `a 10◦ montrant un exemple de r´eseau de cavit´es dans le silicium suffisamment loin des tranch´ees.
Conclusion
En conclusion, une fili`ere d´edi´ee compatible avec les proc´ed´es de fabrication du CEA-Leti a ´et´e mise en place au cours de cette th`ese pour r´ealiser `a terme des modulateurs `a jonction capacitive verticale.
Suite `a une revue de l’´etat de l’art et de proc´ed´es d´ej`a test´es au CEA-Leti, une nouvelle approche a ´et´e choisie et consiste `a cr´eer le mur d’oxyde par une ´etape d’oxydation thermique. La reprise d’´epitaxie de silicium se fait `a partir du substrat pour remplir progressivement des tranch´ees cr´ees dans le BOX. Cette ´epitaxie remplit ensuite des cavit´es grav´ees dans le silicium de dimensions variables pour arriver pr`es du mur d’oxyde situ´e en bordure de cavit´e. Une ´etape de planarisation est ensuite effectu´ee, puis le guide est d´efini par des gravures successives.
Pour v´erifier les nouvelles ´etapes de fabrication, un lot comportant des composants passifs `a 1310 nm et `a 1550 nm a ´et´e pr´epar´e. Plus de 50 % du masque sont consacr´es `a l’´etude des nou-veaux guides en arˆete et guides sub-longueur d’onde. La prise en compte du proc´ed´e de fabrication dans la conception nous a amen´es `a concevoir des transitions pour ces nouveaux type de guide.
Un lot de 25 plaques a ´et´e lanc´e, et est toujours en cours de fabrication. Chaque plaque poss`ede un BOX de 1 µm d’´epaisseur et d’environ 300 nm de silicium. L’exploitation d’une cellule de test d´edi´ee `
a la fabrication pour cinq plaques essais nous a permis de tester diff´erentes conditions de fabrication, et de s´electionner les plus adapt´ees.
L’´etude de l’influence de la dose d’exposition lors de l’´etape de lithographie de diff´erents r´eseaux `a permis de fixer la gamme de dose optimale. Pour une r´esine de 400 nm d’´epaisseur avec un masque dur SiO2 de 200 nm d’´epaisseur, la dose d’exposition choisie est variable sur les plaques et centr´ee autour de 26 mJ. Cette dose variable permet de r´ealiser en une fois des r´eseaux lignes/espaces de 120/120 nm, 200/200 nm, et 150/350 nm. Ces r´eseaux seront utilis´es pour les guides segment´es.
Concernant la gravure d’environ 300 nm de silicium, une analyse faite plus loin dans le proc´ed´e de fabrication montre que cette ´etape entraˆıne une certaine concavit´e des flancs, ce qui pourrait ˆ
etre corrig´e en optimisant la recette de gravure. Cette forme concave influence l’´etape d’oxydation, favorisant la cr´eation d’oxyde ayant la forme d’un grain de riz, avec une ´epaisseur allant de 10 nm `a 75 nm.
Pour ´etudier l’´etape d’´epitaxie, un plan d’exp´erience a ´et´e r´ealis´e avec diff´erentes conditions phy-siques de fabrication, et a permis de d´eterminer les conditions `a utiliser pour la suite du lot. Les d´epˆots vis´es vont de 2 µm `a 4 µm, `a la limite des possibilit´es de l’´equipement.
Plusieurs photos et coupes FIB montrent que la croissance ´epitaxiale se fait correctement dans les tranch´ees et dans les cavit´es en silicium sur une distance d’environ 2 µm. Cette distance permet de remplir correctement la majorit´e des motifs. De plus, cela montre qu’une largeur de tranch´ees de 0.8 µm est suffisante pour permettre la croissance du silicium `a partir du substrat.
Cette ´etude montre qu’il faut une ´epaisseur d’oxyde d’au moins 10 nm pour que la croissance s’effectue dans les tranch´ees et non sur les flancs des cavit´es silicium. Pour une ´epaisseur d’oxyde vis´ee de 50 nm, il est observ´e une ´epaisseur d’oxyde finale variant entre 25 nm `a 60 nm sur la hauteur du silicium.
Enfin, pour des ´epaisseurs importantes d’´epitaxies, des nucl´eis en silicium apparaissait au centre de la plaque. Leur densit´e est directement corr´el´ee `a l’´epaisseur d’´epitaxie. Ces nucl´eis devraient disparaˆıtre lors de l’´etape de planarisation pr´evue apr`es l’´etape d’´epitaxie. L’ensemble de ces diff´erentes informations seront utilis´ees pour le prochain lot de fabrication comportant les modulateurs capacitifs.
Chapitre 7
Modulateur en anneau `a jonction PN
et `a jonction capacitive : simulations,
performances, et mod`ele compact
Sommaire
7.1 M´ethodologie pour mod´eliser un modulateur en anneau . . . 138 7.2 R´esolution du probl`eme inverse : dimensionnement des r´egions actives `a
partir de l’efficacit´e de modulation . . . 144 7.3 Etude du comportement du modulateur en anneau : ´´ etablissement du
mod`ele compact . . . 149
Nous l’avons vu tout au long de ce manuscrit, la conception de modulateur implique beaucoup de param`etres : que ce soit les param`etres g´eom´etriques du guide, les niveaux de dopages, ou l’archi-tecture mˆeme de la structure interf´erom´etrique. L’optimisation du modulateur est donc relativement complexe, car chaque param`etre va avoir un impact diff´erent sur une ou plusieurs facteurs de m´erite du modulateur.
En terme de structure interf´erom´etrique, l’utilisation d’anneau r´esonant apparaˆıt comme une confi-guration id´eale pour les modulateurs, car ils sont compacts, ont une faible capacitance, et poss`edent des propri´et´es de filtre optique. Cependant, il est difficile de d´eterminer `a premi`ere vue quelle confi-guration de r´egion active permet d’obtenir les meilleures performances `a l’´echelle du modulateur en anneau. Des ´etudes comparatives concernant la jonction PN ont d´ej`a ´et´e propos´ees [170, 171], mais `a ce jour, aucune comparaison compl`ete entre les diff´erentes jonctions n’a encore ´et´e men´ee jusqu’au niveau du composant.
De plus, la complexit´e du probl`eme rend difficile l’obtention d’un mod`ele r´eduit, et il est parfois n´ecessaire de passer plusieurs jours pour r´egler plus d’une dizaine de param`etres afin de trouver la configuration et le point de fonctionnement optimal de la r´egion active et de l’anneau.
Ce dernier chapitre r´epond `a cette probl´ematique en pr´esentant une ´etude ´electro-optique comparative entre les diff´erents types de jonction lat´erale qui ont ´et´e ´etudi´ees au cours du manuscrit, `a savoir : la jonction PN, la jonction capacitive horizontale, et la jonction capacitive verticale. La jonction PIN ´etant beaucoup plus efficace (facteur 100) que la jonction PN ou capacitive, mais tr`es limit´ee en bande passante sans circuit ´electronique ad´equat, les r´esultats associ´es `a cette jonction ne seront pas pr´esent´es dans ce manuscrit.
L’ensemble de ces simulations permet notamment de construire un mod`ele compact pour une conception rapide et efficace de modulateur en anneau. Ce mod`ele r´epond aux besoins de la co-int´egration entre une puce photonique et ´electronique, pour des simulations de circuits photoniques complexes [61], ou pour des mod`eles SPICE [62].
Ce chapitre est divis´e en trois parties. Tout d’abord, les principaux ´el´ements de la m´ ethodolo-gie d’optimisation d’un modulateur en anneau sont pr´esent´es, en rappelant les propri´et´es g´en´erales, les ´etapes de simulation, et la description des r´egions actives adapt´ees `a l’´etude.
La seconde partie est consacr´ee aux r´esultats li´es aux r´egions actives. Un premier niveau de compa-raison est fait en terme de performances (efficacit´e, pertes optiques, et bande passante). L’utilisation de ces donn´ees permet de formuler des relations analytiques liant ces facteurs de m´erite avec les param`etres des diff´erentes jonctions.
La derni`ere partie se place `a l’´echelle du composant, o`u des simulations mod´elisent le comportement de l’anneau pour plusieurs bandes passantes. Un premier exemple est donn´e pour des applications `
a 25 Gbps, puis le cas g´en´eral est abord´e. Cette partie d´ecrit ensuite le mod`ele compact, avec les hypoth`eses et les ´equations constitutives associ´ees.
7.1 M´ethodologie pour mod´eliser un modulateur en anneau
Dans cette section, les principales ´equations d’un modulateur en anneau sont rappel´ees, ainsi que les figures de m´erites utilis´ees au cours du chapitre. Les ´etapes de simulations sont ensuite d´ecrites, ainsi que les diff´erentes r´egions actives.