Capacité de la puce en silicium

3.1. Notion de capacité pour un substrat planaire

Un condensateur est constitué fondamentalement de deux conducteurs électriques, ou armatures, très proches l'un de l'autre, mais séparés par un isolant ou diélectrique.

La charge électrique emmagasinée dans le condensateur est proportionnelle à la tension appliquée entre ses 2 armatures. Aussi, un tel composant est-il principalement caractérisé par sa capacité, rapport entre sa charge et la tension. Par abus de langage on utilise fréquemment le terme capacité pour désigner également le composant.

La capacité électrique d'un condensateur se détermine essentiellement en fonction de la géométrie des armatures et de la nature du ou des isolants ; la formule simplifiée suivante est souvent utilisée pour estimer sa valeur :

d A

C =ε Équation 23

où ε est la permittivité du diélectrique, A la surface des armatures en regard et d la distance entre les armatures.

Les puces utilisées en patch-clamp planaire sont constituées en partie (cas des puces en silicium) ou en totalité (exemple des puces en verre) d’un matériau isolant pour les ions. Au niveau de chaque site de mesure, les solutions électrophysiologiques conductrices sont présentes de part et d’autre de la puce isolante, jouant ainsi un rôle équivalent aux armatures conductrices d’un condensateur. Il est donc possible de prévoir la capacité d’une puce de patch-clamp planaire en utilisant l’équation 23 et en considérant la permittivité diélectrique de la couche isolante utilisée, l’épaisseur de la ou des couches de matériau isolant et la surface de solution conductrice en contact avec la couche de diélectrique considérée que j’appellerai « surface mouillée » par souci de simplification.

3.2. Modèle électrique équivalent de la puce

3.2.1. Modèle détaillé

Notre puce en silicium est composée d’une épaisseur de 450 µm de silicium recouverte sur les deux faces par un empilement de couches diélectriques dont l’épaisseur totale est de quelques µm (Figure 55). Chaque couche de diélectrique est caractérisée par une capacité associée aux autres en série ou en parallèle, l’ensemble formant une capacité globale mesurable [119]. Dans ce paragraphe, chaque couche de matériau diélectrique est considérée de manière indépendante et la valeur de sa capacité est évaluée. Cette phase d’identification permettra dans la partie suivante de déterminer quelles sont les couches isolantes qui influent de manière significative sur la valeur globale de la capacité de la puce.

Figure 55 : schéma représentant la structure d’une puce silicium conçue pour l’étude de l’interaction membrane/microtrou (ici, puce P1, cf Chapitre 3) et les capacités formées par les différentes couches de matériau diélectrique. Ces couches sont caractérisées par leur épaisseur e et leur permittivité diélectrique ε. Un ordre de grandeur de ces capacités est donné en considérant l’utilisation d’un joint torique de diamètre interne 3 mm qui définit la surface de solution en contact avec la puce (« surface mouillée »). La cohérence entre échelles verticale et horizontale n’est pas respectée.

La Figure 55, qui représente la structure d’une puce conçue pour l’étude de l’interaction cellule/microtrou (puce P1, cf chapitre 3), détaille l’ensemble des capacités identifiables formées par les couches de matériau isolant. La capacité globale de la puce est formée par l’ensemble des 7 capacités recensées qu’il est possible de calculer selon l’équation 23 : • les capacités C1 et C4 des couches supérieures et inférieures de Si3N4 sont évaluées en

considérant la « surface mouillée » définie par un joint torique de 3 mm de diamètre interne. On obtient alors une capacité de l’ordre de 6 nF.

• les capacités C2 et C3 des couches supérieures et inférieures de SiO2 sont évaluées de la même manière que les précédentes et sont de l’ordre de 200 pF.

• sur la face supérieure de la puce, nous avons considéré indépendamment les capacités C6 et C7 formées au niveau la membrane de diélectrique. Le calcul réalisé en considérant la surface formée par la membrane (soit 30 x 30 µm²) donne des capacités de l’ordre de 10-23 et 10-21 pour C6 et C7 respectivement.

• enfin il faut prendre en compte la capacité C5 formée par la couche d’oxyde natif sur les faces de la gravure humide. Cet oxyde a une épaisseur nettement inférieure aux autres couches de diélectrique, de l’ordre de 10 à 20 Å, et forme donc la capacité la plus importante (environ 14 nF).

3.2.2. Modèle simplifié

Il n’est pas possible de mesurer la contribution de chacune des capacités détaillées dans la Figure 55, mais seulement de caractériser la capacité globale de la puce. Cependant, en se basant sur les valeurs théoriques de chacune des capacités, il est possible de connaître leur

contribution et leur influence sur la capacité totale de la puce. Ma démarche de simplification repose donc sur les points suivants:

• C6 et C7, disposées en parallèle des autres capacités, possèdent des valeurs très faibles et peuvent donc être négligées.

• Considérons le silicium comme un matériau parfaitement conducteur et négligeons la résistance qui existe entre les capacités C2, C3 et C5. Ces trois capacités possèdent donc un nœud électrique commun (Figure 56).

• La forte différence d’épaisseur entre les couches de SiO2 et de Si3N4 (2 à 7 µm suivant le type de puce contre 0.12 µm) permet de considérer que les capacités en série C1 et C2 ainsi que C3 et C4 se simplifient en une capacité C2 et C3 (Figure 56).

• Enfin, la capacité C5 est grande devant la capacité C3 avec laquelle elle est en parallèle. On considère alors que C5 court-circuite C3.

Ce raisonnement a abouti à la Figure 56 qui montre que la capacité totale de la puce est en première approximation égale à la capacité C2 de la couche supérieure de SiO2 (Figure 56). Notons que cette approximation n’est valable que si la capacité C5 de la couche d’isolant sur les faces de la gravure humide reste grande devant C3 et C4.

Compte tenu de l’analyse du schéma électrique équivalent de la puce en silicium et de l’Equation 23, trois solutions peuvent être proposées pour diminuer la capacité globale de la puce silicium:

• augmenter l’épaisseur des couches d’isolant. L’étape de simplification du schéma électrique équivalent montre que tant que la capacité C5 prévaut sur la capacité des couches inférieures, la capacité globale de la puce est contrôlée par C2. Afin que la diminution de la capacité de la puce soit efficace, il est donc surtout nécessaire d’agir sur l’épaisseur de la couche de diélectrique supérieure.

• diminuer la « surface mouillée ».

• utiliser un matériau différent possédant une constante diélectrique plus faible. Toutefois, au vu de notre procédé de fabrication, cette dernière solution n’est pas envisagée.

La puce en silicium prise en exemple dans les Figures 55 et 56 présente une capacité de l’ordre de 250 pF (cette valeur dépend également des joints toriques utilisés qui définissent la « surface mouillée »). L’amplificateur de patch-clamp MultiClamp 700A dont nous disposons permet de compenser des capacités de substrats de 36 pF au maximum et n’est donc pas adapté pour caractériser de telles puces. J’ai donc réalisé les mesures de capacités par spectrométrie d’impédance.

Figure 56 : simplification de la capacité équivalente de la puce en silicium. Les différences d’ordre de grandeur des capacités permettent de faire des approximations. Au final, si C5 est

grande devant C3 et C2, la

capacité totale de la puce correspond environ à C2.