ELEN0040 – REPETITION 3

ELEN0040 – REPETITION 3

Analyse de circuits

combinatoires

Analyse

Point de départ : schéma logique

Exprimer les fonctions logiques des ≠ portes Simplifier la fonction logique représentant le circuit global

Déterminer la table de vérité du circuit

Composants logiques

Half adder = additionneur 2 bits

X HA Y

S = XY+XY C = XY

X Y S C

0 0 0 0

0 1 1 0

1 0 1 0

1 1 0 1

Full adder = additionneur 3 bits

FA X

Y

S = X xor Y xor Z C = XY + Z(X xor Y) Z

Composants logiques

Décodeur = générateur de minterms

Y X D₀ D₁ D₂ D₃

0 0 1 0 0 0

0 1 0 1 0 0

1 0 0 0 1 0

1 1 0 0 0 1

X Y

2⁰ 2¹

0 1 2 3

D₀ D₁ D₂ D₃

Dec 2-4

XY XY XY XY

Composants logiques

Exemple : F(X,Y) = X Y + X Y = Σm(0,3)

X Y

2⁰ 2¹

0 1 2 3

Dec 2-4

F

Décodeur + portes OR Implémentation de

n’importe quelle fonction

Composants logiques

Multiplexeur = sélectionneur d’entrées 2

entrées, n sélections  1 sortie

S₁ S₀ F 0 0 D₀ 0 1 D₁ 1 0 D₂ 1 1 D₃

2⁰ 2¹ 0

1 2 3 D₀

D₁ D₂ D₃

S₀ S₁

F

Mux 4-1

F = S₁ S₀ D₀ + S₁ S₀ D₁ + S₁ S₀ D₂ + S₁ S₀ D₃

! Ordre des entrées de sélection !

Composants logiques

Ex. 34 - Analyse

Table de vérité de F

et F

F₁ F₂ m_i

0 0 0 0

0 0 1 1

0 1 0 2

0 1 1 3

1 0 0 4

1 0 1 5

1 1 0 6

1 1 1 7

F

=

F

=

Simplification par Karnaugh

Implémentation de F1 à l’aide de NAND

Ex. 35 - Analyse

Table de vérité de F

F

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

F =

Implémentation de F grâce à un MUX (Sol1)

F D_i

0 0 0 0

0 0 1

0 1 0 Y

0 1 1

1 0 0 Y

1 0 1

1 1 0 Y

1 1 1

S₁ S₀

2⁰ 2¹

D₀ =

Mux 4-1 F D₁ =

D₂ = D₃ =

Implémentation de F grâce à un MUX (Sol2)

F D_i

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

MUX F

2-1

S

Ex.36 - Analyser le circuit suivant. Donner la table de vérité (variable dans l’ordre alphabétique SVP) de la fonction de sortie et son expression canonique sous forme d’un produit de sommes.

Table de vérité de O

O

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

O =

Exercice 37 - Analysez le circuit suivant et donnez la table de vérité de la sortie F. Implémentez cette sortie à l’aide d’un nombre minimum de portes NOR (les entrées complémentées sont également disponibles).

Table de vérité de F

F

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

F =

Exercice 40

1) Simplifier la fonction F en utilisant la méthode de Karnaugh.

2) Implémenter la fonction F à l’aide d’un

multiplexeur de taille minimale. Chaque entrée du multiplexeur peut comporter une et une

seule des portes logiques suivantes : AND, OR, XOR, NXOR.

F(z, y, x, w)

= ∑m(0, 3, 5, 7, 8, 11, 13, 15) + ∑d(2, 10)

Simplification par Karnaugh F(z, y, x, w)

= ∑m(0, 3, 5, 7, 8, 11, 13, 15) + ∑d(2, 10)

X

W Z

Y

Z Y X W m_i F

0 0 0 0 0

0 0 0 1 1

0 0 1 0 2

0 0 1 1 3

0 1 0 0 4

0 1 0 1 5

0 1 1 0 6

0 1 1 1 7

1 0 0 0 8

1 0 0 1 9

1 0 1 0 10

1 0 1 1 11

1 1 0 0 12

1 1 0 1 13

1 1 1 0 14

1 1 1 1 15