Stratégie analogique exploitant un convertisseur à transimpédance

…

I

R

R

R

R

…

R

V

-+

R

V

V

FI G U R E5.1 – Lecture d’un composant i (en orange) parmi une colonne de M (en bleu), tous reliés au même neurone de sortie. L’état de résistance RONou ROFFde l’élément synaptique est déterminé à partir du courant Itot sortant de la colonne, qui est converti en une tension Voutà l’aide d’un convertisseur à transimpédance (en rouge). Dans un circuit de conversion idéal, la tension de décalage V_εest nulle.

Lecture par un convertisseur à transimpédance. Cette approche consiste à utiliser un con-vertisseur à transimpédance pour convertir en une tension Voutle courant Itotconstitué de la somme des courants traversant les M éléments synaptiques connectés à un même neurone de sortie²⁶⁶. Un exemple de cette stratégie est illustré sur la figure5.1avec un convertisseur à transimpédance utilisant un amplificateur opérationnel. Avec les notations de cette figure et sous l’hypothèse d’idéalité de l’amplificateur opérationnel (V_ε= 0), la relation entre la tension

266. M. S. QU R E S H Iet coll., IEEE International Symposium on Circuits and Systems, 2011. 267. L. ZH A N Get coll., IEEE Transactions on Magnetics, 2014.

de sortie Voutet le courant postsynaptique incident Itotest

V_out= −Rconv× Itot. (5.1)

Dans le cas d’une impulsion présynaptique d’amplitude V_read, présentée seule sur la ligne i comme à la figure5.1, l’équation (5.1) devient alors simplement celle d’un amplificateur in-verseur, à savoir

Vout= −^Rconv

Ri × Vread, (5.2)

où Ri désigne la résistance de la jonction tunnel magnétique lue. L’ajout d’un comparateur à une tension de seuil bien choisie (non représenté) permet ensuite de rendre binaire le signal de sortie d’une telle lecture, autorisant de la sorte le recours à une stratégie numérique pour le reste du circuit neuronal.

Remarque

La situation présentée est celle d’une lecture analogique suivie d’une numérisation par seuillage, qui se prête à l’utilisation de circuits numériques pour le reste du circuit neu-ronal. D’autres approches existent, comme par exemple la solution davantage analogique proposée par G. LE C E R Fet coll. dans la référence [235], dont l’étage d’entrée est un con-voyeur de courant de seconde génération. Le point qui importe ici est la présence d’un étage différentiel similaire à celui de l’amplificateur opérationnel de la figure5.1, qui est généralement rencontré dans un circuit postsynaptique afin notamment de fixer la ten-sion d’entrée de ce dernier. Les concluten-sions ultérieures découlant de l’existence d’une tension de décalage V_εnon nulle entre les deux entrées d’un tel étage s’appliquent donc également à ces solutions analogiques.

Dimensions limites de la matrice d’éléments synaptiques. En tenant compte de l’existence d’une tension de décalage V_εà l’entrée de l’étage de lecture, l’expression du courant postsynap-tique incident devient

Itot= Utile z }| { Vread+ V_ε Ri + Parasites z }| { X j 6=i V_ε Rj , (5.3)

faisant apparaître le courant circulant à travers la jonction tunnel magnétique de la ligne i , utile à la lecture, et la somme des contributions des courants parasites traversant l’ensemble des autres composants en raison d’une tension de décalage V_εnon nulle. En appelant M le nombre de synapses dans leur état de résistance ROFF(c’est-à-dire déprimées), l’équation (5.3) devient

Itot=^{Vread+ Vε} Ri + µ mOFF× ^Vε ROFF+ (M − 1 − mOFF) × ^Vε RON ¶ . (5.4)

Remarque

La dispersion entre les composants n’est pas prise en compte dans les calculs présentés au sein de ce chapitre. Ce choix est guidé par l’idée que ces derniers servent davantage à obtenir des ordres de grandeurs et dégager les tendances d’évolution qu’à obtenir des valeurs précises. Dans le cadre de cette approche, le gain marginal à utiliser des variables aléatoires dans les équations de ce chapitre est donc limité, essentiellement à la définition de marges par rapport aux résultats fournis par une approche déterministe sans variabilité. Cette étape est donc laissée pour la future étude de type SPICE, plus appro-fondie, qui permettra par ailleurs de décrire de façon plus réaliste la dispersion touchant les transistors des circuits.

De l’équation (5.4), nous pouvons déduire une estimation du nombre maximal d’entrées présynaptiques Mmaxqu’il est possible d’utiliser dans le cadre d’une telle structure 1R sans sélecteur. Plaçons nous dans le pire cas de lecture d’une synapse, à savoir celui où la résistance de l’élément lue est maximale (ROFF), tandis que celle de tous les autres éléments est minimale (RON). Le terme mOFF de l’équation (5.4) est alors nul. Ceci revient à minimiser dans l’équa-tion (5.3) le terme de courant utile et maximiser celui des contributions parasites. Étudions la situation limite où le terme de courant parasite devient juste suffisamment important pour que le courant postsynaptique incident Itotsoit interprété comme le résultat de l’activation d’une entrée reliée à une synapse potentialisée, et non déprimée. Mathématiquement, cela se traduit par le franchissement d’un seuil de détection en courant Idet. En l’absence d’informations sup-plémentaires sur la dispersion des composants, nous prendrons ce seuil égal à la moyenne arithmétique du courant traversant une synapse potentialisée et celui circulant à travers une synapse déprimée : I_det=^Vread 2 × µ 1 RON+ ¹ ROFF ¶ . (5.5)

En égalisant les équations (5.4) et (5.5) dans le cas où le nombre mOFFde synapses déprimées et non sélectionnées est nul, nous obtenons l’estimation

Mmax=^{¹µ 1} 2×^Vread V_ε + 1 ¶ × µ 1 − ^RON R_OFF ¶º (5.6)

du nombre maximal d’entrées présynaptiques^Iqu’il est possible d’utiliser sans qu’il ne devien-ne possible de masquer le courant utile à la lecture par les contributions parasites.

D’après l’équation (5.6), à amplitude Vreaddes impulsions de lecture fixée, le nombre maxi-mal d’entrées présynaptiques M_maxdépend de deux paramètres. Tout d’abord de la tension de décalage V_εde l’étage d’entrée du neurone postsynaptique. Étant généralement dans une situa-tion où VreadÀ Vε, la tension de décalage constitue le principal facteur qui limite le nombre

d’entrées de la matrice synaptique. L’autre facteur est le rapport ROFF/RONdes états de résis-tance des synapses. Cette dépendance est toutefois moins marquée que la première puisque dans un cas réaliste où V_ε/V_read' 0,01 et ROFF/RON' 2, diviser par un facteur deux le premier rapport double presque le nombre maximal d’entrées présynaptiques utilisables, tandis que ce dernier n’est même pas doublé lorsque le second rapport est décuplé. Ainsi, le fait pour les jonc-tions tunnel magnétiques de présenter un rapport des états de résistance ROFF/RONinférieur de plusieurs ordres de grandeur à celui des autres technologies mémristives apparaît moins drama-tique qu’au premier abord quant à la limitation du nombre d’entrées d’une matrice synapdrama-tique sans sélecteur. Quel que soit le rapport ROFF/RONdes technologies concurrentes, ces dernières permettront tout au plus de doubler le nombre d’entrées présynaptiques par rapport à celui d’une matrice de jonctions tunnel magnétiques. Le facteur limitant le plus la dimension d’en-trée de la matrice synaptique est en réalité la tension de décalage V_εde l’étage d’entrée du circuit postsynaptique.

La figure5.2présente l’évolution du nombre maximal d’entrées présynaptiques M_maxdonné par l’équation (5.6), selon les deux paramètres susmentionnés que sont le rapport des états de résistance ROFF/RONet la tension de décalage V_ε. L’amplitude Vreadde l’impulsion de lecture est prise égale à 0,1 V. Les courbes tracées montrent que dans le cadre d’hypothèses raisonnables (ROFF/RON' 2) et d’un circuit postsynaptique de faible complexité (V_ε' 1 mV), le nombre d’en-trées présynaptiques Mmaxenvisageable ne dépasse pas quelques dizaines de lignes. Comme analysé précédemment, bénéficier d’un écart relatif entre les états de résistance plus important ne permet pas de plus que doubler ce nombre Mmax. À l’inverse, une tension de décalage V_ε proche de celle d’un bon amplificateur opérationnel discret (de l’ordre de la centaine de micro-volts) permet d’atteindre un nombre Mmaxde l’ordre de la centaine de lignes. Enfin, réduire la tension de décalage V_εjusqu’à une valeur proche de celle d’amplificateurs d’instrumentation (de l’ordre de la dizaine de microvolts) permet de gagner encore un ordre de grandeur sur la valeur de Mmax. Ces deux dernières solutions se font néanmoins au détriment de la complexité et de la surface de silicium des circuits postsynaptiques, puisque la réduction de la tension de décalage V_εnécessite d’avoir recours à des circuits (analogiques) de compensation supplémen-taires. Elles ne sont donc intéressantes qu’à condition que l’augmentation du nombre d’entrées présynaptiques permette de compenser la surface et la consommation supplémentaires requi-ses par ces stratégies.

Quel que soit le jeu de valeurs (ROFF/RON, V_ε) retenu parmi ceux présentés précédemment, nous constatons qu’aucun ne permet de réellement espérer pouvoir lire (dans le pire des cas) une matrice synaptique comportant 2×128×128 = 32768 entrées. Il faut néanmoins remarquer que ces conclusions sont basées sur l’étude du cas le plus défavorable possible (lecture d’une synapse déprimée parmi un fond entier de synapses potentialisées). Les dimensions envisa-geables en pratiques sont à priori légèrement supérieures, du fait du nombre m_OFFnon nul d’éléments synaptiques dans leur état de faible résistance, l’équation (5.6) devenant dans ce

1 10 100 1000 Rapport des états de résistance ROFF/RON 10 100 1000 No m br e m ax im al de li gn es M^ma x Tension de décalage V: 1 mV , 200 V , 25 V (a) 100 V 1 mV Tension de décalage _V 10 100 1000 No m br e m ax im al de li gn es M^max

Rapport des états de résistances ROFF/RON: 2,5 , 10 , 250

(b)

FI G U R E5.2 – Évolution du nombre maximal M_maxd’entrées présynaptiques envisageable lors d’une phase de lecture d’une structure 1R sans sélecteur, avec une amplitude

V_readdes impulsions de lecture de 0,1 V. Le panneau (a) illustre la dépendance au rapport R_OFF/R_ONdes états de résistance synaptiques, tandis que le panneau (b) présente celle liée à la tension de décalage V_ε. Les courbes sont calculées à partir de l’équation (5.6). cas Mmax=^{¹µ 1} 2×^Vread V_ε + (1 + mOFF) ¶ × µ 1 − ^RON ROFF ¶º . (5.7)

Dans une situation usuelle, où plus de la moitié des éléments synaptiques est déprimée^I, il est donc envisageable d’utiliser une matrice synaptique disposant d’un nombre d’entrées plus important que celui du pire cas étudié. Par ailleurs, le rôle de cette matrice d’éléments synap-tiques n’est pas de constituer une mémoire à accès aléatoire au fonctionnement déterministe mais d’être utilisée au sein d’un système neuromorphique capable d’apprendre sa tâche. Nous pouvons espérer que le système complet soit capable de fonctionner correctement malgré le ca-ractère possiblement erroné de certains événements de lecture synaptique, tant que le nombre de ces derniers reste limité.

Coût énergétique de la lecture d’une synapse. Un autre aspect important de la structure matricielle 1R à prendre en compte est sa consommation énergétique durant la phase d’in-férence du système. Nous n’examinons ici que la consommation intrinsèque liée aux synapses elles-mêmes. La consommation du circuit de conversion, qui s’y ajoute, n’est pas en général négligeable mais dépend considérablement de l’implémentation choisie.

L’énergie absorbée par un élément synaptique de résistance Rilors d’une impulsion

rectan-I. Ceci est particulièrement le cas du système étudié : les cartes de conductance obtenues à l’issue de l’appren-tissage présentées au chapitre3montrent un nombre de synapses potentialisées bien plus faible que celui des synapses déprimées.

gulaire de lecture d’amplitude Vreadet de durée treadest

Eread=^V 2 read

Ri × tread. (5.8)

En considérant le cas d’un composant d’une résistance de l’ordre de 10 kΩ soumis à une impul-sion de lecture de durée t_read= 1 ns et d’amplitude Vread= 0,1 V, l’énergie absorbée est alors de l’ordre du femtojoule (10⁻¹⁵J).

Malheureusement, il faut également tenir compte de la puissance consommée en continu par les éléments synaptiques non lus mais soumis à la tension de décalage V_ε. Intéressons nous au cas d’un ensemble de M = 32768 éléments synaptiques, chacun d’une résistance Rj' 10 kΩ et soumis à une tension de décalage V_εrelativement faible de 200µV. La puissance dissipée de manière statique par ces composants est

Poffset= M ×^V 2

ε Rj

, (5.9)

dont l’application numérique se situe autour de 0,1µW.

L’enregistrement présenté en entrée du système comporte environ 5 millions d’événements pour une durée de 82 s. Une estimation haute de la fréquence moyenne des entrées présynap-tiques est alors de l’ordre de la centaine de kilohertz, ce qui correspond à une durée moyenne d’environ 10µs entre deux événements successifs de lecture. Durant ce délai, une colonne de la matrice synaptique dissipe une énergie de l’ordre du picojoule, c’est-à-dire mille fois plus que celle Ereaddissipée lors de la lecture elle-même !

La consommation énergétique associée au fait qu’un système neuromorphique puisse passer la majeure partie de son temps dans un état de repos apparaît donc comme une limi-tation majeure de la structure matricielle sans sélecteur. Ce découplage entre la dynamique temporelle de la tâche cognitive à réaliser et celle du circuit électronique associé est d’ailleurs l’une des raisons pour lesquelles la puce neuromorphique TrueNorth¹³exploite une technologie de transistors à haute tension de seuil.