I.3 Les nanols, systèmes 1D nanométriques
I.3.2 Fabrication par approche top-down
Nous venons de voir comment synthétiser des nanols par une approche
bottom-up. L'obtention de ces nanols semi-conducteurs se fait à faible coût, mais deux
points clés sont encore à développer : tout d'abord le dopage de ces structures 1D
et ensuite, leur assemblage. Ces deux problèmes n'ont pas lieu dans les approches
top-down puisque le dopage est le dopage du substrat qui est bien maîtisé dans la
micro-électronique actuelle, et que l'on sait précisément à quel endroit du substrat
les nanols sont fabriqués.
La résolution de la lithographie optique conventionnelle est limitée par le critère
de Rayleigh, qui exprime le fait qu'il n'est pas possible de fabriquer des objets plus
petits que la longueur d'onde utilisée pour la lithographie
3:
d
min=k. λ
N A (I.34)
avec k=0.7-0.8, λ est la longueur d'onde du faisceau utilisé lors de l'insolation, et
N Aest l'ouverture numérique du système optique. L'ouverture numérique est dénie
par :
N A=n.sinθ (I.35)
avecn l'indice de réfraction du milieu de propagation, généralement égal à 1 (air ou
vide), et θ est l'angle maximum du cône du faisceau optique.
3Il existe maintenant des lithographies par immersion qui permettent d'obtenir une résolution inférieure à λ grâce à l'utilisation de liquide (d'indice de réfraction plus élevé) à la place de l'air entre le masque et la résine [65].
I.3 Les nanols, systèmes 1D nanométriques
Pour augmenter la résolution, il faut donc diminuer la distance d
min. La marge
de man÷uvre sur l'ouverture numérique étant limitée, c'est la longueur d'onde du
faisceau qui peut permettre de descendre en résolution. Cependant, la majorité des
lithographies actuelles (lumière visible, ultraviolet, ultraviolet profond) n'orent pas
la possibilité d'aller en deçà de 50 nm. C'est pourquoi d'autres techniques sont
utili-sées pour fabriquer des dispositifs de tailles inférieures, par exemple, la lithographie
électronique, la lithographie en microscopie champ proche, ou encore le nanoimprint.
Nous allons maintenant décrire brièvement la façon d'obtenir des nanols par ces
3 approches. Les deux premières seront détaillées plus amplement dans les prochains
chapitres.
I.3.2.1 Lithographie électronique
La lithographie électronique consiste à envoyer des électrons sur une résine
sen-sible aux électrons an d'en modier les propriétés structurales. La résolution
at-teinte ici peut alors être de l'ordre de quelques nanomètres seulement.
Ainsi, pour une résine dite négative, la région insolée sera polymérisée, ce qui
aura pour eet de rendre cette région plus dense. De ce fait, lors de l'étape suivante
qui consiste à révéler la résine en plongeant l'échantillon dans un développeur, les
régions insolées étant plus denses vont rester sur le substrat alors que les autres
régions vont être dissoutes par le développeur. La résine servant alors de masque, une
étape de gravure permet de transférer les motifs obtenus au substrat. Cette gravure
peut être faite soit par voie humide (par exemple pour le silicium, en utilisant un
bain d'hydroxyde de potassium) ou par voie sèche (par exemple une gravure plasma
RIE (Reactive Ion Etching) qui permet d'obtenir des ancs de gravure anisotropes).
Les diérentes étapes sont résumées à la gure I.27, en prenant l'exemple de nanols
de silicium sur SOI (Silicon On Insulator).
Fig. I.27 Les diérentes étapes de la lithographie électronique pour obtenir un
nanol de silicium à partir d'un substrat SOI
CHAPITRE I. SYSTÈMES 1D À L'ÉCHELLE NANOMÉTRIQUE
Par cette méthode, des nanols de silicium avec des largeurs de l'ordre de 10 nm
ont pu être obtenus [21] (gure I.28).
Fig. I.28 Nanol de 15 nm de large obtenu par lithographie électronique [21]
I.3.2.2 Lithographie en microscopie champ proche
L'apparition de la microscopie en champ proche (Scanning Probe Microscopy,
SPM) en 1982 pour le microscope à eet tunnel (ou Scanning Tunneling
Micro-scope, STM) [66], et en 1986 pour le microscope à force atomique (ou Atomic Force
Microscope, AFM) [67] a permis l'observation de surfaces à l'échelle atomique, ainsi
que la fabrication d'objets de taille nanométrique [68]. Le principe du STM est
d'avoir une pointe métallique xée à un tripode piézo-électrique permettant le
dé-placement de celle-ci dans les 3 directions de façon extrêmement précise, de l'ordre
de l'angström. Ensuite, une boucle de contre-réaction permet de garder un courant
constant entre la pointe et l'échantillon, ce qui donne une image de la topographie
de surface. Pour l'AFM, la pointe se trouve au bout d'un levier souple oscillant et la
boucle de contre-réaction assure une amplitude d'oscillation constante qui conduit
également à une image de la topographie de surface. Ainsi, ces microscopes
per-mettent de venir manipuler des objets de taille nanométrique, mais également de
changer les propiétés des matériaux.
Prenons le cas du silicium. Lorsque l'on applique une diérence de potentiel
susamment importante entre la pointe et la surface de l'échantillon, les molécules
d'eau présentes en surface vont s'ioniser en ions O
−et OH
−et vont alors diuser vers
l'intérieur du silicium pour former du SiO
2. Comme l'apex de la pointe est de l'ordre
de quelques nanomètres, l'oxydation qui en résulte est du même ordre de grandeur, et
l'on peut ainsi obtenir des ls d'oxyde de l'ordre de la dizaine de nanomètres [12, 69
71]. La hauteur de l'oxyde formé étant très faible (de l'ordre du nanomètre), il faut
avoir une grande sélectivité entre le silicium et l'oxyde pour permettre le transfert
de ce masque au substrat. La gravure RIE n'étant pas susamment sélective, c'est
une gravure humide au KOH ou au TMAH (Tétra-Méthyle-Amino-Hydroxyde) qui
est utilisée. Une fois le l gravé, un amincissement de celui-ci peut être fait par des
cycles d'oxydation-désoxydation. Legrand et al. ont obtenu par cette méthode des
ls de 10 nm de large sur 5,5 nm de haut [72](voir gure I.29).
I.3 Les nanols, systèmes 1D nanométriques
Fig. I.29 Nanol de 10 nm de large obtenu par lithographie AFM après des cycles
d'oxydation-désoxydation [69]
I.3.2.3 Le nanoimprint
Le principal défaut des lithographies électronique et AFM est leur temps
d'écri-ture. En eet, contrairement à la lithographie optique où l'ensemble du motif est écrit
en même temps, l'écriture lors de ces lithographies est séquentielle, ce qui se traduit
par des temps d'écriture beaucoup plus long, pouvant atteindre plusieurs heures.
D'autres techniques permettant d'obtenir des structures de taille nanométrique de
façon beaucoup plus rapide sont utilisées, comme le nanoimprint.
La fabrication par nanoimprint est mécanique et consiste à appuyer un tampon
sur un substrat couvert de résine. Ce tampon est fabriqué par des techniques
conven-tionnelles, par exemple par lithographie électronique, puis gravure RIE. Une fois la
résine chauée au-delà de son point de transition vitreuse, le tampon est pressé sur
celle-ci, puis il est retiré une fois l'ensemble refroidi (voir gure I.30). Le dessin du
tampon se retrouve ainsi formé dans la résine, et il est transféré au substrat par
gravure RIE ou par évaporation métallique par exemple.
Fig. I.30 Etapes de transfert du masque par nanoimprint
L'avantage de cette méthode est qu'elle est extrêmement rapide. En revanche, il
est actuellement très dicile de pouvoir aligner plusieurs niveaux entre eux.
Jung at al. ont pu fabriquer un moule en nanols de silicium de 15 nm de larges
espacés de 19 nm. Ainsi, en deux étapes successives par nanoimprint (en transférant
les motifs par une évaporation de titane et de platine, puis lift-o), des jonctions de
nanols métalliques ayant les mêmes largeurs que le moule ont été fabriquées [73]
CHAPITRE I. SYSTÈMES 1D À L'ÉCHELLE NANOMÉTRIQUE
(voir gure I.31).
Fig. I.31 (A)Moule formé par des nanols de silicium de 15nm de large séparés
par 19 nm (B)Réalisation de crossbar métallique par deux étapes successives de
nanoimprint [73]
De nombreuses autres techniques physiques existent pour fabriquer des structures
de tailles nanométriques et sont détaillées dans le chapitre 7 de la référence [58].
Dans le document
Fabrication top-down, caractérisation et applications de nanofils silicium
(Page 35-39)