Choix d'une technologie cible

4.4.1 Introduction

Nous devons à présent déterminer le type de technologie à utiliser pour l'implantation du module de traitement SPIDDO. Cette section débute par une description succincte des tech-nologies ASIC. Elles nous paraissent actuellement incontournables pour aboutir à un produit industriel répondant aux objectifs de cadence de traitement que nous nous sommes xés. Nous évoquons la complexité de SPIDDO sur ce type de technologie.

4.4.2 Les ASIC

Nous pouvons distinguer trois méthodes de fabrication ASIC. Chacune d'elles répond à des contraintes techniques et économiques précises qui guideront le choix de l'utilisateur. À l'origine, les circuits intégrés étaient réalisés par des spécialistes du silicium et chaque transistor était conçu et implanté pour répondre à des spécicités particulières. Ce développement quasi manuel dépendait de la limitation des outils de conception et du souci de fabriquer des circuits sur des surfaces de silicium aussi faibles que possible, car onéreuses. La durée de conception était longue et les circuits d'une faible complexité. Ce mode de conception appelé full custom est encore très utilisé en électronique analogique. L'évolution des outils de conception et l'apparition

4.4. Choix d une technologie cible 141 de lières technologiques moins coûteuses l'on fait disparaître du monde numérique, sauf dans quelques cas très spéciques. Les circuits personnalisables par masque constituent ces nouvelles lières. Le concepteur a un lien moins direct avec le silicium et travaille avec des bibliothèques de composants fournis par le fondeur. On distingue deux technologies principales dans cette famille:

 les réseaux prédiusés1;  les circuits précaractérisés2.

Les réseaux prédiusés se composent d'un ensemble de transistors prêts à l'emploi qu'on connecte en fonction de l'architecture à réaliser. Cette étape de personnalisation consiste, pour le fondeur, à réaliser des masques de connections. Le nombre de masques étant réduit, le coût d'une telle technologie est faible. Par contre, l'utilisation du silicium n'est pas optimale et peut poser problème pour des circuits complexes. Pour remédier partiellement à cet inconvénient, des technologies appelées  mer de portes 3 ont vu le jour. Ce sont des circuits prédiusés dans lesquels sont supprimés les canaux de routage spéciques, ce qui confère au routage une souplesse supplémentaire et augmente la densité en transistors.

Les circuits précaractérisés sont réalisés à partir de composants prédénis que le fondeur assemble sur le silicium. On peut comparer cette technique à celle de la réalisation d'une carte électronique par assemblage d'éléments standards. La fabrication du circuit nécessite autant de masques que la technologie utilisée par le fondeur en exige. Les circuits précaractérisés sont donc plus chers que les réseaux prédiusés. Par contre, l'utilisation du silicium est meilleure puisqu'il n'y a pas de composants inutilisés. D'autre part, les bibliothèques contiennent des composants complexes optimisés, tels que des mémoires, des multiplieurs... On peut également avoir accès à des cellules analogiques comme des convertisseurs. Notons que plusieurs de ces techniques peuvent être employées dans le même circuit: précaractérisé pour certaines fonctions spéciques et prédiusé pour le reste. Ce sont les embedded arrays.

4.4.3 Besoins du module SPIDDO

Voyons à présent quels sont nos besoins pour le module SPIDDO. Déterminons les éléments devant entrer dans le circuit et s'il serait judicieux d'y introduire de la mémoire. Nous écartons cette possibilité pour les mémoires de stockage des images, ainsi que pour la MFA, qui sont de grande taille. La question se pose en revanche pour la TLCA. Nous avons déjà mentionné sa taille d'environ 1,25 ko. Intéressons-nous aux connexions qui la relient au reste de l'architecture. Rappelons-nous, pour cela, que la TLCA est une mémoire double ports contenant 256 mots de 38 bits. Elle dispose donc de:

 2 bus d'adresses de 8 bits chacun;  2 bus de données de 40 bits chacun.

Le nombre d'accès à cette mémoire est d'environ 100, ce qui signie que 100 broches du circuit sont utilisées si cette mémoire est placée à l'extérieur. Pour supprimer cette contrainte, nous décidons de placer la TLCA à l'intérieur du circuit. Ce choix nous oriente à la fois vers une technologie ASIC précaractérisée ou embedded array. La gure 4.7 reprend le schéma de principe du module en faisant apparaître les blocs qui ne seront pas implantés dans le circuit. Il s'agit des mémoires de grande taille.

1.Gate array.

2.Standard cells.

Processeur d'adresses vidéo FIFO Vois. LABEL FIFO Vois. IMAGE FIFO Pixels Histogr. ^Contrôleur_général

TLCA MFA 2Mo SFS Processeur d'adresses memoire Mémoire image 128ko Mémoire label 256ko Bu s IG OR out Bus IGOR in Interface VME Config. Bus VME 4x12 4x8 4x17 19 31 38 2x38 38 38 2x8 8 8 4x12 12 8 19 ³¹ 28 4x8

Unité de test SIMD n s e o Réseau d'interconnexions image Réseau d'interconnexions label ^CLA 16

Fig.4.7  Synoptique du module SPIDDO.

Les blocs de l'architecture ont été synthétisés sur une technologie précaractérisée CMOS 0

;

7

m

d'ES2 à l'aide de l'outil de synthèse Autologic II de Mentor Graphicsr. Cet outil permet la synthèse hiérarchique d'une architecture et l'optimisation séparée selon des critères de surface ou de vitesse, de chaque bloc. On peut également xer un ensemble de paramètres, comme le type d'encodage des machines d'états1, la méthode de propagation des retenues dans les opérateurs arithmétiques, etc. Les résultats de ces synthèses sont répertoriés dans le tableau 4.2.

Tab.4.2  Résultats de synthèse sur technologie ASIC.

Bloc Nombre de portes

Proc. adresses vidéo 400

Proc. adresses voisinage 500

Réseaux d'interconnections 2300

FIFO pixel 1000

FIFO voisins 1500

Gestion TLCA et FAH 5800

Contrôleur général 1000

Unité de test 6000

Gestion VME 1500

Divers 3000

Total 23000

4.5. Démonstrateur 143

Dans le document Architectures parallèles pour la morphologie mathématique géodésique (Page 153-156)