Évolution des courants en régime quasi statique

Dans ce régime de fonctionnement QS, les charges sont toujours décrites par les modèles établis en régime statique (Q(VGS, VDS)). Mais comme ces charges varient dans le temps il y a forcément un courant supplémentaire qui s’ajoute au courant de transport, c’est le courant de charge.

Nous négligeons le courant de fuite de grille, donc aucun courant de transport lui est associé. Seulement un courant dû aux variations des charges aux accès de la

capacité de la grille, donné par :

iG(t) = ^dqG

dt (3.17)

De façon similaire, supposons qu’il n’y ait pas de courant de fuite dans le substrat et que le courant de transport dans la zone de déplétion est nul. Ainsi tout le courant associé à ce réseau substrat est dû aux électrons libres qui quittent ou couvrent les atomes accepteurs. Par exemple si une charge +∆qB entre dans le substrat, cela va correspondre à une charge −∆qB de porteurs libres qui dépeuplent leurs atomes accepteurs et sortent de ce réseau. Cette variation de charge à travers cette région peut être associée à une variation de charge dans la zone de déplétion représentée par :

iB(t) = ^dqB

dt (3.18)

Finalement la différence entre le courant de drain et le courant de source représente le courant total entrant dans le canal, ainsi que la modification de la charge totale de la couche d’inversion [88] :

iD(t) − iS(t) = ^dqI

dt (3.19)

Une interprétation correcte des charges apparaissant au sein de cette équation est essentielle. Pour cela séparons les expressions liées à iD(t) et iS(t) et détaillons finement, partie par partie, les différentes composantes associées à ces deux courants. En régime statique, d’après les équations 3.10 et 3.12, notons que iD(t) = iS(t). Donc, à partir de l’équation 3.19, ^dqI

dt ^{= 0 ; cela implique qu’en fonctionnement} statique qI est constante. Cependant avec des tensions variables appliquées sur les différents terminaux, la charge qI doit varier. Ainsi si ^dqI

dt 6= 0, d’après l’équation 3.19 le courant iD(t) ne peut pas être égal au courant de source iS(t).

Pour illustrer nos explications, supposons que sur la figure 3.9, les tensions vD, vS

et vBsont maintenues constantes mais qu’une impulsion de tension vGSest appliquée sur la grille, comme représenté à la figure 3.11, avec un temps de montée tr = 30 ns. Le banc d’expérimentation utilisé est celui présenté au chapitre 2 à la partie 2.3.2

Faisons l’hypothèse que la variation de la commande d’entrée soit suffisamment lente pour que le transistor soit maintenu en régime QS. Les courants de drain iD(t) et de source iS(t) résultants sont représentés sur la figure 3.12(b). Pour interpréter

Figure 3.11 – Schéma synoptique de la mesure des quatre courants du transistor en réponse à une impulsion de tension, avec un potentiel fixe sur le drain.

correctement cette dernière, le courant iD(t) correspond à la mesure du nombre d’éléctrons quittant le transistor à travers le drain par unité de temps et le courant iS(t) correspond à la mesure du nombre d’électrons entrant dans le transistor à travers la source par unité de temps.

Comme représenté sur la figure 3.12(a), lorsque vGS < VT, t ∈ (0 - 20) ns, les courants iD(t) et iS(t) sont nuls, figure 3.12(b). Mais dès lors que vGS = VT, les courants de source et le courant de drain commencent à croître simultanément. De plus, remarquons que ces deux courants ne sont pas égaux pendant le régime transitoire, avec une différence de 0,3 mA. Quand vGS(t) augmente, la quantité qI(t) doit augmenter, ce qui correspond à une augmentation du nombre d’électrons dans la couche d’inversion du transistor. Pour cela, le taux d’électrons provenant de la source, iS(t), doit temporairement devenir plus important que le taux d’électrons quittant le drain, iD(t). Ainsi, durant la phase transitoire, le courant de source iS(t) est supérieur au courant de transport iT(t), tandis que le courant de drain iD(t) est inférieur à iT(t), comme représenté sur la figure 3.12(b). Dès lors que vGS(t) = VGSM ax= 2,5 V, le transistor rentre en phase de régime purement statique, ainsi nous avons iD(t) = iS(t) = iT(t) = 15 mA.

(a)

(b)

Figure 3.12 – Le transistor passe d’un état bloqué à un état passant : (a) Une rampe de tension [0 - 2,5] V est appliquée sur la grille avec un temps de montée tr= 30 ns ; VDS = 5 V (b) Courant total source et drain.

(a)

(b)

Figure 3.13 – Le transistor passe d’un état passant à un état bloqué : (a) Une rampe de tension [2,5 - 0] V est envoyée sur la grille avec un temps de descente tf = 30 ns ; VDS = 5 V (b) Courant total source et drain.

Lors de la phase descendante, vGS(t) décroît, donc le nombre d’électrons dans le canal doit diminuer. Ainsi, la quantité de porteurs libres sortant par le caisson de drain doit temporairement excéder la quantité d’électrons collectée par le caisson de source. Ceci se traduit par le fait que iD(t) est temporairement plus important que iT(t) et iS(t) devient plus faible que le courant de transport iT(t), représenté sur la figure 3.13(b). Lorsque la commande d’entrée atteint la tension de seuil du transistor, les deux courants iD(t) et iS(t) s’annulent.

Nous venons de voir, que la mesure transitoire des courants au sein du transistor, révèle que iD(t) et iS(t) vont être différents du courant de transport iT(t). Ainsi d’après les explications, nous pouvons écrire que :

iD(t) = iT(t) + iDA(t) (3.20)

iS(t) = iT(t) + iSA(t) (3.21)

En utilisant ces dernières équations et d’après l’équation 3.19 nous avons : iDA(t) − iSA(t) = ^dqI

dt (3.22)

Ainsi, nous pouvons par commodité voir le courant iT(t) comme exclusivement responsable du courant de transport et iDA(t), iSA(t) uniquement responsables des variations de qI(t). Pour cette raison, ces deux courants sont appelés courants de « charges ». A noter qu’il n’est pas possible d’identifier séparément les électrons responsables du courant de transport et ceux qui alimentent la couche d’inversion dans le canal. Tous les électrons entrant par la source peuvent prévoir soit de quitter le transistor par le drain ou soit de rester pour modifier la valeur de qI. Nous pouvons dans ce cas associer iDA(t) et iSA(t) à deux charges fictives. Par exemple si iDA(t) entraîne une modification de la couche d’inversion, par une quantité de charge ∆qD

pendant un certain temps, nous pouvons écrire : iDA(t) = ^dqD

dt (3.23)

et, avec un même raisonnement, nous avons : iSA(t) = ^dqS

Ainsi les expressions de qD et qS vont donner : dqD dt ⁺ dqS dt ⁼ dqI dt (3.25) Notons que ^dqS dt et ^dqD

dt dans les équations précédentes correspondent seulement à la différence entre la valeur statique et la véritable valeur du courant de drain et de source. Ils ne représentent pas un flux total de courant. Par exemple, ^dqD

dt ^{< 0 ne} doit pas être interprété comme un courant de drain négatif. Cela implique seulement que la véritable valeur du courant de drain est plus faible que le courant de transport iT(t).

La compréhension de ces variations de charges au sein du transistor peut être améliorée, en se référant à la figure 3.10. Supposons que vGa été fixé pendant un long moment, permettant au fluide d’atteindre un état d’équilibre, ainsi le débit entre le caisson de source et le canal est égal à celui s’écoulant depuis le canal jusqu’au caisson de drain. Maintenant si vG est légèrement augmenté (le piston est déplacé vers le bas), alors le flux total du canal doit également s’intensifier, c’est pour cela que le débit provenant de la source devient temporairement plus important que ce-lui prédit par l’état statique. Tandis que l’écoulement entre le canal et le caisson de drain est temporairement plus faible que la distribution du fluide pendant l’état statique. Si vG décroît, l’allure des différents débits seront alors inversés.

Dans cette partie nous avons pu définir la notion de régime QS, et avoir un pre-mier aperçu de l’évolution des courants de drain et de source du transistor soumis à une impulsion lente de tension. Ces courants possèdent des valeurs différentes de l’état statique et la présentation d’un formalisme mathématique permet d’améliorer la compréhension physique des variations de charges présentes au sein du dispositif. Cependant l’hypothèse d’un fonctionnement en régime QS a été faite, c’est-à-dire avec une vitesse de variation faible de la commande d’entrée du transistor. Malheu-reusement avec une commande d’entrée relativement rapide, des effets non quasi statique (NQS) vont se manifester.

Dans la partie suivante nous allons présenter la réponse des quatre courants du transistor obtenue avec une impulsion de tension rapide.