E 2 : Comparateur 1 bit - n bits E 1 : Soustracteur binaire TD2- Circuits Combinatoires

Pr. A. AMARI

|

Faculté des Sciences Rabat Université Mohammed V

Rabat

TD2- Circuits Combinatoires

Licence d’Excellence : EIR-S4 ELECTRONIQUE NUMERIQUE

E

1 : Soustracteur binaire

On veut réaliser la soustraction D de 2 nombres A et B codés en binaires naturel sur n bits tels que : 𝑨 = (𝒂_𝒏−𝟏… 𝒂_𝒊 … 𝒂_𝟎)_𝟐 ; 𝑩 = (𝒃_𝒏−𝟏… 𝒃_𝒊 … 𝒃_𝟎)_𝟐 ; 𝑫 = (𝒅_𝒏−𝟏… 𝒅_𝒊… 𝒅_𝟎)_𝟐 ;

𝒂𝒏−𝟏, 𝒃𝒏−𝟏 𝑒𝑡 𝒅𝒏−𝟏 étant les bits de poids fort.

I. Demi-soustracteur (𝑯𝒂𝒍𝒇 𝑺𝒖𝒃𝒔𝒕𝒓𝒂𝒄𝒕𝒐𝒓)

On appelle 𝒅_𝒊 et 𝒓_𝒊 respectivement le résultat et la retenue sortante de la soustraction de 2 bits 𝒂_𝒊 et 𝒃_𝒊 indépendamment de la retenue 𝒓_𝒊−𝟏 de la soustraction des 2 bits précédents :

1. Etablir la table de vérité de ce circuit.

2. Donner les équations logiques de 𝒅_𝒊 et de 𝒓_𝒊 en fonction de 𝒂_𝒊, 𝒃_𝒊.

3. En déduire le logigramme de ce HS.

II. Soustracteur complet (𝑭𝒖𝒍𝒍 𝑺𝒖𝒃𝒔𝒕𝒓𝒂𝒄𝒕𝒐𝒓)

Pour généraliser cette structure afin de décrire la soustraction de nombres de taille supérieure à 1, il faut introduire une variable supplémentaire 𝒓_𝒊−𝟏 qui représente une retenue entrante :

1. Etablir la table de vérité de ce circuit.

2. Etablir les équations logiques complètes de 𝒅𝒊 et de 𝒓𝒊 en fonction de 𝒂_𝒊, 𝒃_𝒊 et 𝒓_𝒊−𝟏 à partir de la table de vérité.

3. En déduire le logigramme de ce circuit (FS) en intervenant 2 demi-soustracteurs.

4. Réaliser un soustracteur de deux mots de 2 bits : 𝑨 = (𝒂_𝟏 𝒂_𝟎)_𝟐 𝑒𝑡 𝑩 = (𝒃_𝟏 𝒃_𝟎)_𝟐 .

E

2 : Comparateur 1 bit - n bits

On souhaite réaliser un comparateur de deux mots de n bits : A = (an… ai…a1)2 et B = (bn… bi…b1)2.

1. Donner le schéma bloc et décrire le fonctionnement de ce comparateur.

2. Dans un premier temps, on souhaite réaliser un comparateur élémentaire de 1 bit (n = 1).

a. Etablir les équations des sorties Si, Ii, et Ei en fonction des entrées ai, bi et une éventuelle entrée de validation Vi.

b. Dessiner le schéma de ce comparateur élémentaire à partir des opérateurs élémentaires (Not, AND, OR).

3. On souhaite maintenant étendre l'amplitude du comparateur à deux mots de 2 bits.

a. Etabli les équations de S2, I2, et E2 en fonction des bits a2, b2, S1, E1 et I1.

b. Déduire le rôle de l’entrée de validation Vi et donner son expression.

c. Concevoir le schéma de ce comparateur en associant des comparateurs élémentaires et un minimum de portes logiques.

d. Etablir les relations de récurrence ci-dessous :

Sn = f(Sn-1, Vn-1, an, bn); In = g(In-1, Vn-1, an, bn); En = h(En-1, Vn-1)

HS

FS

-1

Comp.

Pr. A. AMARI

|

E

3 : Transcodeur BCD / XS 3

On désire réaliser un transcodage du code BCD vers le code à excès de trois. Les nombres d’entrée et de sortie sont exprimés sur 4 bits (E = E3 E2 E1E0 et S = S3S2S1S0), et ce transcodeur pourra convertir tous les chiffres de 0 à 9 :

1. Dresser la table de vérité de ce transcodeur.

2. Donner les expressions logiques simplifiées des sorties S3, S2, S1 et S0 en fonction des entrées E3 ,E2 , E1 etE0 de ce transcodeur.

3. Dessiner le logigramme de ce transcodeur.

E

4 : Multiplexeur (

A l’aide des circuits multiplexeurs et une porte NON, on souhaite générer la fonction logique représenté par le schéma de la figure 1.

Figure 1

1. Donner les équations de S1 et S2.

2. Déduire l’équation de sortie S en fonction de A, B et C.

3. Réaliser la fonction S à l’aide d’un seul Mux à 3 entrées d’adresses.

Transcodeur BCD / XS3 E₀ (LSB)

E₁ E₂

S₀ (LSB)

S₁ S₂

E₃ (MSB) S₃ (MSB)

S E₀

E₁ a₀ A

0 1

E0

E1 a₀ B

1 0

C

E₀ E1

E2

E₃

a₀ a1

0

0 S1

S₂

Mux 2 vers 1

Mux 2 vers 1

Mux 4 vers 1