MASTER STPI EEA
UMSIE106 : Systèmes Logiques Séquentiels Janvier 2005
Problème 1 : Compteur / Décompteur
Réaliser de manière intuitive, c'est-à-dire sans passer par la méthode de synthèse d’Huffman- Mealy, un compteur/décompteur "synchrone" par 7 possédant deux entrées de contrôle
"Select" et "Inib".
"Select" permet de sélectionner le mode comptage ou le mode décomptage.
"Inib" permet d'inhiber le fonctionnement du compteur/décompteur (conservation de l'état même s'il y a des coups d'horloge)
On réalisera ce compteur/décompteur avec des bascules D. Le système doit être entièrement synchrone et en particulier, la commutation de l'entrée de sélection « Select » ne doit pas entraîner de modification directe des sorties du compteur/décompteur. En d'autres termes, toute modification des sorties du compteur ne peut être engendrée que par une transition active du signal d'horloge (front descendant ou front montant). De plus, on s'interdit toute logique sur le signal d'horloge ainsi que sur les signaux de forçage (Clear, Preset).
Problème 2 : Parité de mots binaires de 4 bits
Faire la synthèse d’un circuit logique synchronisé par une horloge H, possédant une entrée E et deux sorties S1 et S2. Ce circuit doit analyser la parité de mots de 4 bits arrivant en série sur son entrée E (nombre de 1 dans le mot pair ou impair). Lorsqu’un des 3 premiers bits d’un mot est présent sur l’entrée E, on doit avoir S1=S2=0. Lorsque le 4ème bit est présent sur l’entrée E on doit avoir S2=1 et S1=0 ou 1 en fonction du nombre de 1 dans le mot (S1=0 si le nombre de 1 est pair ou nul, S1=1 si le nombre de 1 est impair).
Le choix du type de machine (Moore ou Mealy) est libre. On se contentera de donner : - Le graphe d’état,
- La table d’état
- La table d’état réduite (après élimination des états équivalents)
Problème 3 : Parité de mots binaires de 16 bits
On veut réaliser le même cahier des charges que dans le problème 2 mais pour des mots de 16 bits.
T.S.V.P
Nombres de 4 Bits
... E S1
H
S2
Concevoir ce dispositif sachant qu’il peut être partitionné en 2 machines ; un compteur par 16 et une machine d’état M spécifique. Le compteur par 16 génère une sortie T16 prenant la valeur « 1 » uniquement sur la 16ème combinaison (ou en d’autres termes lorsque le 16ème bit du mot d’entrée E est présent sur la machine M.
La structure du compteur étant supposée connue, on ne réalisera que la machine M. Le choix du type de machine (Moore ou Mealy) est libre mais on tentera d’optimiser au mieux la structure (d’un point de vue nombre de bascules).
On réalisera la synthèse complète de la machine M (jusqu’à l’obtention de la structure logique).
H
C
omptT16 E S1
