MAITRISE EEA
Systèmes Logiques - Décembre 2003
Option Electronique et Option Automatique
Problème 1 : Compteur / Décompteur
En utilisant des bascules D réaliser un compteur/décompteur "synchrone" par 5 possédant deux entrées de contrôle "Select" et "Inib".
"Select" permet de sélectionner le mode comptage ou le mode décomptage.
"Inib" permet d'inhiber le fonctionnement du compteur/décompteur (conservation de l'état même s'il y a des coups d'horloge)
Nota: Le compteur doit être entièrement synchrone et en particulier, la commutation de l'entrée de sélection ne doit pas entraîner de modification directe des sorties du compteur/décompteur. En d'autres termes, toute modification des sorties du compteurs ne peut être engendrée que par une transition active du signal d'horloge (front descendant ou front montant). De plus, on s'interdit toute logique sur le signal d'horloge.
Problème 2 : Générateur d’impulsions
Concevoir un système séquentiel synchrone qui fourni sur sa sortie S une impulsion positive (de durée égale à la demi-période d’horloge) chaque fois que son entrée E passe de 0 à 1.
H E S
Problème 3 : Parité de mots binaires
Faire la synthèse d’un circuit logique synchronisé par une horloge H, possédant une entrée E et deux sorties S1 et S2. Ce circuit doit analyser la parité de mots de 4 bits arrivant en série sur son entrée E (nombre de 1 dans le mot pair ou impair). Lorsqu’un des 3 premiers bits d’un mot est présent sur l’entrée E, on doit avoir S1=S2=0. Lorsque le 4ème bit est présent sur l’entrée E on doit avoir S2=1 et S1=0 ou 1 en fonction du nombre de 1 dans le mot (S1=0 si le nombre de 1 est pair ou nul, S1=1 si le nombre de 1 est impair).
Le choix du type de machine (Moore ou Mealy) est libre. On se contentera de donner : - Le graphe d’état,
- La table d’état
- La table d’état réduite (après élimination des états équivalents)
... E
Nombres de 4 Bits
S1 S2
H
