• Aucun résultat trouvé

MASTER STPI EEA UMSIE106 : Systèmes Logiques Séquentiels Janvier 2007

N/A
N/A
Protected

Academic year: 2022

Partager "MASTER STPI EEA UMSIE106 : Systèmes Logiques Séquentiels Janvier 2007"

Copied!
2
0
0

Texte intégral

(1)

MASTER STPI EEA

UMSIE106 : Systèmes Logiques Séquentiels Janvier 2007

(Durée 1h30, 1page de notes A4 autorisée)

Problème 1 : A partir d’une bascule D, réaliser : - une bascule JK

- une bascule T

- une bascule D avec remise à zéro (RAZ) et remise à 1 (RAU) synchrone.

- une bascule D avec signal d’inhibition (Inhib)

Problème 2 : A l’aide de bascules T, réaliser un compteur/décompteur par 10 disposant d’un signal de commande (C) permettant de positionner le compteur/décompteur en mode comptage (C=0) ou en mode décomptage (C=1).

Pour réaliser ce système on se servira des propriétés suivantes observées sur les cycles de comptage et de décomptage des compteurs binaires:

Mode Compteur : - la première sortie (Q0 : poids faible) commute à chaque « coup » d’horloge - la deuxième sortie (Q1) commute lorsque Q0=1

- la troisième sortie (Q2) commute lorsque Q0=1 et Q1=1 - etc …

Mode Décompteur : - la première sortie (Q0 : poids faible) commute à chaque « coup » d’horloge - la deuxième sortie (Q1) commute lorsque Q0=0

- la troisième sortie (Q2) commute lorsque Q0=0 et Q1=0 - etc …

Problème 3 : On veut réaliser un dispositif détectant la parité du nombre de 1 présents dans les mots de 16 bits arrivant en série sur son entrée E. La sortie S de ce système doit prendre la valeur 1 si le nombre de 1 dans un mot est impair (ceci, uniquement sur le 16ème bit et repasser à 0 sur le bit suivant).

Concevoir ce dispositif sachant qu’il peut être partitionné en 2 machines ; un compteur par 16 et une machine d’état M spécifique (la structure du compteur est supposée connue).

H

C

ompt

T16 E S

M

T.S.V.P.

(2)

Problème 4 :

Faire la synthèse d’un circuit logique synchronisé par une horloge H, possédant une entrée "e" et une sortie "s".

Ce circuit doit réaliser le complément à 2 de nombres N de 4 bits arrivant en série sur son entrée "e" (poids faible en tête). Les nombres exprimés en complément à 2 sont restitués en série sur la sortie "s" du circuit (poids faible en tête).

Le choix du type de machine (Moore ou Mealy) est libre.

Nota : Pour déterminer le complément à 2 on utilisera l’algorithme suivant:

- Scruter le nombre N à partir des poids faibles - Tant que les bits rencontrés sont à 0, les conserver - Conserver le premier 1

- Inverser tous les bits suivants

Nombres de 4 Bits

... E S

H

Références

Documents relatifs

Un filtre peut alors sélectionner l’un de ces pics.. On a donc en sortie une onde

Le choix du type de machine (Moore ou Mealy) est libre mais on tentera d’optimiser au mieux la structure (d’un point de vue nombre de bascules). On réalisera la synthèse complète

Le système doit être entièrement synchrone et en particulier, la commutation de l'entrée de sélection « Select » ne doit pas entraîner de modification directe des sorties

Problème 2 : A l’aide du dispositif réalisé à la question 1 (ce dispositif est appelé bascule T), réaliser un compteur/décompteur par 10 disposant d’un signal de commande

Lorsque le 8 ème bit est présent sur l’entrée E on doit avoir S2=1 et S1=0 ou 1 en fonction du nombre de transitions générées sur l’entrée E par le mot reçu (S1=0 si le

Lorsque le 8 ème bit est présent sur l’entrée E on doit avoir S2=1 et S1=0 ou 1 en fonction du nombre de transitions générées sur l’entrée E par le mot reçu (S1=0 si le nombre

Dans le jeu normal de longueur maximale, il y a d’abord une s´ equence d’organisation qui se termine sur la case de sortie avec la fl` eche vers

De proche en proche, on en déduit que chaque case du labyrinthe sera atteint une infinité de fois, en particulier la case S de sortie, dont la flèche prendra chaque direction