Appel à propositions d’articles sur le thème
Méthodes et outils pour la conception de SoC faible consommation
Coordonnateurs : Marc Renaudin (TIMA), Nathalie Julien (LESTER).
Comité de lecture : Amara Amara (ISEP), Michel Auguin (I3S), Cécile Belleudy (I3S), Gaston Cambon (LIRMM), Daniel Chillet (IRISA), Raphaël David (CEA), Patrick Garda (LISIF), Philippe Kajfasz (THALES Communications), Jean-Didier Legat (Université Catholique de Louvain, Belgique), Philippe Maurine (LIRMM), Nicolas Navet (LORIA), Frédéric Pétrot (TIMA), Christian Piguet (CSEM Suisse), Donatella Sciuto (Politechnico Milano Italie), Eric Senn (LESTER), Olivier Sentieys (IRISA), Yvon Trinquet (IRCCyN), Arnaud Tisserand (INRIA), Olivier Zendra (LORIA).
Les systèmes complets intégrés sur une même puce de silicium, ou System-On- Chip (SoC), peuvent contenir de la mémoire, différents processeurs (microcontrôleurs, microprocesseurs, processeurs de traitement du signal) et leur logiciel embarqué, des circuits dédiés (ASIC), de la logique reconfigurable (FPGA), des IP (propriétés intellectuelles matérielles ou logicielles) mais également des parties Radio Fréquence, analogiques et optoélectroniques. Ils se caractérisent donc par une forte complexité.
De plus, la flexibilité croissante demandée par les applications augmente l’importance des méthodes dynamiques de gestion logicielle, notamment par la modification de paramètres à différents niveaux : modes de fonctionnement, tension d’alimentation variable, architecture reconfigurable, mises en veille... Un problème majeur pour la conception de ces systèmes est la maîtrise de la consommation, tant du point de vue de la puissance dissipée qui génère des problèmes thermiques et la nécessité d’user de dispositifs de refroidissement coûteux, que du point de vue de l’énergie due à des besoins croissants en puissance de calcul et une évolution limitée des possibilités des batteries. Il faut donc, pour concevoir efficacement le système, connaître à tous les niveaux de conception, les possibilités réelles d’optimisation des différents paramètres et les implications globales des choix de conception en termes de puissance, d’énergie, de performances et de flexibilité.
Dans le cadre de l’Action Spécifique CNRS « Conception faible consommation » du Réseau Thématique Pluridisciplinaire « System-On-Chip » de septembre 2003 à décembre 2004, de nombreux exposés sur l’état de l’art, les perspectives de l’estimation et l’optimisation de la consommation dans la conception des circuits et des systèmes ont été proposés. De plus, le travail de ce groupe pluridisciplinaire a fait ressortir la complexité du problème, les contraintes croissantes et donc la nécessité d’une approche globale, non seulement prenant en compte les optimisations à tous les niveaux de conception, mais permettant également aux concepteurs des différentes
Cet article des Editions Lavoisier est disponible en acces libre et gratuit sur tsi.revuesonline.com
communautés de communiquer entre eux sur les techniques d’optimisation possibles à chaque niveau et les évolutions futures.
L’objet de cet appel est donc de fournir des articles donnant un panorama précis des méthodes et outils d’estimation et d’optimisation de la consommation actuellement mis en œuvre, de leur application aux SoC et des perspectives de recherche et de développement dans ce domaine. Les articles pourront présenter les outils et méthodes informatiques, en étant attentif à permettre à tous les lecteurs de comprendre la problématique du domaine considéré, les possibilités effectives d’optimisation et leurs limites, ainsi que les interactions entre les différents niveaux de conception classiquement définis par :
– applications : descriptions des contraintes de consommation selon les différents types d’applications, définition et utilisation des IP, méthodes et solutions proposées dans l’industrie…
– système : techniques d’ordonnancement, de partitionnement, OS, Dynamic Power Management, asynchrone…
– algorithme : optimisations de code, estimation de logiciel embarqué…
– architecture : architectures parallèle, pipeline, reconfigurable, analogique…
– logique : optimisations des opérateurs, asynchrone…
– technologique : possibilités actuelles de variation de la tension d’alimentation et de la tension de seuil, impact de ces variations sur les niveaux supérieurs, effet des différentes technologies sur le flot de conception classique (SOI)…
Chaque article soumis (synthèse, recherche ou application) sera évalué par quatre lecteurs choisis parmi les membres du comité de lecture et du comité de rédaction de TSI. Les propositions d’articles de 20 à 25 pages doivent respecter les règles de présentation et de soumission habituelles de la revue (instructions et consignes aux auteurs sur le site http://www.revuesonline.com ou http://tsi.revuesonline.com).
Elles doivent parvenir en trois exemplaires papier (+ 1 version électronique PDF) à la rédaction de TSI (14, rue de Provigny – 94236 Cachan cedex) avant le 10 octobre 2005. L’annonce d’une intention de soumission sera la bienvenue (tsi@lavoisier.fr).
Cet article des Editions Lavoisier est disponible en acces libre et gratuit sur tsi.revuesonline.com
