Contribution aux méthodologies et outils d’aide à la conception de circuits analogiques

HAL Id: tel-01077953

https://tel.archives-ouvertes.fr/tel-01077953

HAL is a multi-disciplinary open access

archive for the deposit and dissemination of sci-entific research documents, whether they are

pub-L’archive ouverte pluridisciplinaire HAL, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non,

Firas Yengui

To cite this version:

Firas Yengui. Contribution aux méthodologies et outils d’aide à la conception de circuits analogiques. Electronique. INSA de Lyon, 2013. Français. �NNT : 2013ISAL0098�. �tel-01077953�

Thèse

Contribution aux méthodologies et outils

d'aide à la conception de circuits

analogiques.

Présentée devant

L’institut national des sciences appliquées de Lyon

Pour obtenir

Le grade de docteur

Formation doctorale : Micro et Nanotechnologies

École doctorale : Électronique, Électrotechnique, Automatique de Lyon Laboratoire : Institut des Nanotechnologies de Lyon (UMR CNRS 5270) Présentée et soutenue par

Firas YENGUI

Soutenue le 1 octobre 2013 devant la Commission d’examen

Jury MM. Ian O’CONNOR Yann DEVAL Gilles SICARD Nacer ABOUCHI Lioua LABRAK Patrick AUDEBERT Gael PILLONNET

Professeur (ECL de Lyon)

Professeur (Université de Bordeaux) MCF HDR (Université de Grenoble) Professeur (CPE de Lyon)

Docteur, Ingénieur de recherche (ECL de Lyon) Docteur, Ingénieur de recherche (CEA-LETI) Docteur, Ingénieur de recherche (CEA-LETI)

Président Rapporteur Rapporteur Directeur de thèse Examinateur Examinateur Examinateur

CHIMIE

CHIMIE DE LYON

http://www.edchimie-lyon.fr Insa : R. GOURDON

M. Jean Marc LANCELIN

Université de Lyon – Collège Doctoral Bât ESCPE

43 bd du 11 novembre 1918 69622 VILLEURBANNE Cedex Tél : 04.72.43 13 95 directeur@edchimie-lyon.fr E.E.A. ELECTRONIQUE, ELECTROTECHNIQUE, AUTOMATIQUE

http://edeea.ec-lyon.fr

Secrétariat : M.C. HAVGOUDOUKIAN eea@ec-lyon.fr

M. Gérard SCORLETTI Ecole Centrale de Lyon 36 avenue Guy de Collongue 69134 ECULLY

Tél : 04.72.18 65 55 Fax : 04 78 43 37 17 Gerard.scorletti@ec-lyon.fr

E2M2

EVOLUTION, ECOSYSTEME, MICROBIOLOGIE, MODELISATION http://e2m2.universite-lyon.fr

Insa : H. CHARLES

Mme Gudrun BORNETTE CNRS UMR 5023 LEHNA Université Claude Bernard Lyon 1 Bât Forel 43 bd du 11 novembre 1918 69622 VILLEURBANNE Cédex Tél : 06.07.53.89.13 e2m2@ univ-lyon1.fr EDISS INTERDISCIPLINAIRE SCIENCES-SANTE http://www.ediss-lyon.fr

Sec : Samia VUILLERMOZ Insa : M. LAGARDE

M. Didier REVEL Hôpital Louis Pradel Bâtiment Central 28 Avenue Doyen Lépine 69677 BRON

Tél : 04.72.68.49.09 Fax :04 72 68 49 16 Didier.revel@creatis.uni-lyon1.fr INFOMATHS INFORMATIQUE ET MATHEMATIQUES

http://infomaths.univ-lyon1.fr Sec :Renée EL MELHEM

Mme Sylvie CALABRETTO Université Claude Bernard Lyon 1 INFOMATHS Bâtiment Braconnier 43 bd du 11 novembre 1918 69622 VILLEURBANNE Cedex Tél : 04.72. 44.82.94 Fax 04 72 43 16 87 infomaths@univ-lyon1.fr Matériaux MATERIAUX DE LYON http://ed34.universite-lyon.fr Secrétariat : M. LABOUNE PM : 71.70 –Fax : 87.12 Bat. Saint Exupéry Ed.materiaux@insa-lyon.fr

M. Jean-Yves BUFFIERE

INSA de Lyon MATEIS

Bâtiment Saint Exupéry 7 avenue Jean Capelle 69621 VILLEURBANNE Cedex Tél : 04.72.43 83 18 Fax 04 72 43 85 28 Jean-yves.buffiere@insa-lyon.fr MEGA MECANIQUE, ENERGETIQUE, GENIE CIVIL, ACOUSTIQUE_{http://mega.ec-lyon.fr}

Secrétariat : M. LABOUNE PM : 71.70 –Fax : 87.12 Bat. Saint Exupéry mega@insa-lyon.fr

M. Philippe BOISSE

INSA de Lyon Laboratoire LAMCOS Bâtiment Jacquard 25 bis avenue Jean Capelle 69621 VILLEURBANNE Cedex

Tél :04.72 .43.71.70 Fax : 04 72 43 72 37 Philippe.boisse@insa-lyon.fr

ScSo ScSo : http://recherche.univ-lyon2.fr/scso/ Sec : Viviane POLSINELLI

Brigitte DUBOIS Insa : J.Y. TOUSSAINT

M. OBADIA Lionel Université Lyon 2 86 rue Pasteur 69365 LYON Cedex 07 Tél : 04.78.77.23.86 Fax : 04.37.28.04.48 Lionel.Obadia@univ-lyon2.fr

Remerciements

A mes grand-parents A mes parents

Résumé

Les progrès de l’électronique, de l’informatique et des communications permettent aujourd’hui d'associer, sur un même dispositif électronique, des fonctionnalités diverses et variées. C’est le cas des téléphones portables, des Smartphones, des défibrillateurs, des systèmes de reconnaissances vocales, des systèmes de surveillances à distance, etc. Souvent embarqués, ces dispositifs nécessitent des capteurs pour enregistrer les grandeurs physiques d’entrées (température, pression, accélération, etc.), une électronique de traitement des informations, des actionneurs pour agir en retour, une source d’énergie et des moyens de transmission.

Les travaux de l’équipe Conception de systèmes hétérogènes de l’INL (Institut des Nanotechnologies de Lyon) s’inscrivent dans cette dynamique de progrès et cherchent, entre autres, à optimiser la conception de ce type de sys-tèmes. En particulier, notre étude porte sur les blocs analogiques intégrés situés aux interfaces avec le monde réel.

A la différence de la conception numérique, la conception analogique souffre d’un réel retard au niveau de la solution logicielle qui permet une con-ception à la fois rapide et fiable. Le dimensionnement de circuits analogiques exige en effet un nombre assez élevé de simulations et de vérifications et dé-pend beaucoup de l’expertise du concepteur. Pour pallier à ce retard, des outils de conception automatique basés sur des algorithmes d’optimisation locale et globale sont développés. Ces outils restent encore immatures car ils n’offrent que des réponses partielles aux questions du dimensionnement, alors que l’obtention d’un dimensionnement optimal d’un circuit analogique en un temps raisonnable reste toujours un enjeu majeur. La réduction du temps de concep-tion de circuits analogiques intégrés nécessite la mise en place de méthodolo-gies permettant une conception systématique et automatisable sur certaines étapes.

Dans le cadre de cette thèse, nous avons travaillé suivant trois ap-proches. Il s’agit d’abord de l’approche méthodologique. A ce niveau nous pré-conisons une approche hiérarchique descendante « top down ». Cette dernière consiste à partitionner le système à dimensionner en sous blocs de fonctions élémentaires dont les spécifications sont directement héritées des spécifications

rarchie, la description se fait au niveau électrique, voire au niveau physique.

Ensuite, nous avons cherché à réduire le temps de conception à travers l’exploration de solutions optimales à l’aide des algorithmes hybrides. Nous avons cherché à profiter de la rapidité de la recherche globale et de la précision de la recherche locale. L’intérêt des algorithmes de recherche hybride réside dans le fait qu’ils permettent d’effectuer une exploration efficace de l’espace de conception du circuit sans avoir besoin d’une connaissance préalable d’un di-mensionnement initial. Ce qui peut être très intéressant pour un concepteur dé-butant.

Enfin, nous avons travaillé sur l’accélération du temps des simulations en proposant l’utilisation des méta-modèles. Ceux-ci présentent un temps de simulation beaucoup plus réduit que celui des simulations des modèles élec-triques. Les méta-modèles sont obtenus automatiquement depuis une extraction des résultats des simulations électriques.

Pour valider notre approche d’optimisation par des algorithmes hy-brides, nous avons d’abord comparé, dans le cadre de l’optimisation par simula-tions électriques des performances d’un circuit d’amplificateur de transimpé-dance, des algorithmes d’optimisations hybrides à un algorithme d’optimisation basé sur une recherche locale et un algorithme d’optimisation basé sur une re-cherche globale. Cette comparaison a permis de confirmer l’idée que l’optimisation avec un algorithme hybride est considérablement plus efficace. Nous avons ensuite développé un outil basé sur la même approche pour l’optimisation de différents modèles comportementaux d’architectures d’amplificateurs audio. Cet outil a permis d’améliorer, à la fois, le rendement des architectures existantes utilisées par notre partenaire STMicroelectronics et celui des nouvelles architectures proposées au sein de l’équipe.

Ensuite, afin d’accélérer la phase d’évaluation des performances dans le processus d’optimisation du circuit d’amplificateur de transimpédance, nous avons effectué les simulations par des méta-modèles. Bien que relativement simples, les résultats obtenus nous ont permis de déduire que l’optimisation ba-sée des méta-modèles est 50 fois plus rapide que l’optimisation classique baba-sée sur des simulations électriques. Ainsi, cette même approche a montré son effi-cacité dans le cadre de l’optimisation d’un modèle comportemental d’une nou-velle architecture d’amplificateur audio.

plexe d’un amplificateur audio. Nous avons automatisé la conception à chaque niveau de la hiérarchie à l’aide des approches précédentes. Les résultats obtenus obéissent aux spécifications dictées par le cahier des charges et présentent un temps de conception rapide.

Les résultats trouvés dans le cadre de ce travail de recherche ont pour l’instant fait l’objet de trois articles de journaux internationaux, trois articles de conférences internationales et trois articles de conférences nationales.

Résumé ...2

Chapitre 1 : Introduction...9

1.1 Contexte général ... 9

1.2 Plan de la thèse ... 10

Chapitre 2 : Etat de l’art sur les outils d’optimisation de circuits intégrés analogiques ... 13

2.1 Introduction ... 13

2.2 Flot de la conception des circuits analogiques ... 14

2.3 Outils de dimensionnement automatique basés sur les connaissances ... 15

2.4 Outils de dimensionnement automatiques basés sur l’optimisation ... 16

2.4.1 Phase d’analyse ... 17

2.4.2 Phase de synthèse ... 18

2.4.2.1 Algorithmes de recherches locales ... 18

2.4.2.2 Algorithmes de recherches globales ... 19

2.4.2.3 Algorithme proposé : algorithmes hybrides ... 20

2.4.3 Phase d’évaluation ... 23

2.4.3.1 Evaluation avec des équations ... 23

2.4.3.2 Evaluation avec des simulations ... 25

2.4.3.3 Comparaison des deux approches d’évaluation ... 26

2.5 Méthodologie de conception ... 28

2.5.1 Méthodologie de conception ascendante ... 29

2.5.2 Méthodologie de conception descendante ... 29

2.6 Conclusion... 31

Chapitre 3 : Algorithmes hybrides pour l’optimisation des circuits analogiques ... 32

3.1 Introduction ... 32

3.2 Algorithmes d’optimisation hybrides ... 33

3.2.1 Algorithmes génétique ... 34

3.2.2 Les algorithmes par essaim de particules ... 35

3.2.3 Algorithme de programmation séquentielle quadratique ... 36

3.2.4 Algorithme de recherche par motif ... 36

3.3 Optimisation des circuits analogiques d’un réseau optique sur puce... 37

3.3.1 Evaluation des performances automatique ... 38

3.3.2 Réseau optique sur puce ... 38

3.3.3 Spécifications du circuit de commande optique ... 39

3.3.4 Spécification du circuit TIA ... 40

3.5.5 Comparaison des algorithmes GA-SQP, GA et SQP ... 42

3.5.6 Comparaison des algorithmes hybrides GA-SQP et PSO-SQP ... 44

3.4 Optimisation du rendement des amplificateurs audio ... 46

3.4.1 Modèles comportementaux d’amplificateurs audio... 46

3.4.2 Outil d’optimisation développé ... 48

3.4.2.1 Architecture de l’outil d’optimisation ... 49

3.4.2.2 Spécifications et formulation du problème d’optimisation ... 50

3.4.3 Optimisation du modèle G2 ... 51

3.4.3.1 Espace de conception du modèle G2 ... 52

3.4.3.2 Résultats de l’optimisation ... 53

3.4.3.3 Comparaison des résultats avec un circuit existant ... 54

3.4.5.1 Espace de conception des différents modèles ... 57

3.4.5.2 Résultats d’optimisation des différents modèles ... 58

3.5 Conclusion... 60

Chapitre 4 : Optimisation de circuits analogiques basée sur des méta-modèles ... 62

4.1 Introduction ... 62

4.1 Processus de la construction des méta-modèles ... 63

4.4 Choix et construction d’un méta-modèle ... 65

4.4.1 Modèles polynomiaux ... 66

4.4.2 Fonctions à bases radiales ... 67

4.4.3 Krigeage ... 68

4.3 Les plans d’expériences ... 69

4.5 Validation de la précision des méta-modèles ... 71

4.6 Outils pour la construction automatique des méta-modèles ... 72

4.6.1 Outil pour la construction de modèles polynomiaux ... 72

4.6.2 L’outil de construction des méta-modèles SUMO ... 75

4.7 Approximation de la tension de sortie d’un diviseur de tension par des méta-modèles .... 77

4.8 Optimisation d’un circuit TIA basée sur des méta-modèles ... 78

4.8.1 Construction des méta-modèles ... 78

4.8.2 Optimisation hybride du circuit TIA basée sur des méta-modèles ... 82

4.9 Optimisation d’un amplificateur audio basée sur des méta-modèles ... 84

4.9.1 Architectures de l’amplificateur classe G multi-niveaux ... 85

4.9.2 Méta-modèles des performances de la classe G multi-niveaux ... 86

4.9.4 Optimisation basée sur des méta-modèles ... 88

4.10 Conclusion ... 91

• Chapitre 5 : Application d’une méthodologie de synthèse hiérarchique automatisée pour la conception d’un amplificateur audio classe D ... 92

5.1 Introduction ... 92

5.2 Amplificateur classe D : principe et application ... 92

5.3 Méthodologie de conception descendante ... 94

5.4 Optimisation des performances du modèle comportemental de l’amplificateur classe D : niveau système ... 96

5.4.1 Modèle comportemental au niveau système ... 97

5.4.2 Spécifications au niveau système ... 99

5.4.3 Optimisation au niveau système ... 102

5.5 Optimisation du modèle du correcteur : niveau intermédiaire ... 106

5.5.1 Spécifications au niveau intermédiaire ... 107

5.5.2 Modèle du correcteur au niveau intermédiaire ... 108

5.5.3 Optimisation au niveau intermédiaire ... 112

5.6 Optimisation de l’amplificateur interne du correcteur : niveau transistor ... 115

5.6.1 Spécifications au niveau transistor ... 115

5.6.2 Optimisation au niveau transistor ... 117

5.7 Vérification ascendante ... 120

5.8 Conclusion ... 122

Conclusion ... 123

Annexe A ... 127

Publications du doctorant ... 127

A.2 Articles de conférences internationales ... 127

A.2 Articles de conférences nationales ... 128

• Annexe B ... 129

Flot de la conception manuelle des circuits analogiques ... 129

B.1 La sélection de la topologie ... 129

B.2 Le dimensionnement du circuit ... 129

B.3 Dessin des masques ... 130

• Annexe C ... 132

C.1 Méthode polynomiale par intervalles MI : ... 132

C.2 Méthode Krigeage ... 135

Chapitre 1 : Introduction

1.1 Contexte général

Nous sommes en interaction perpétuelle avec différents types de produits con-tenant des circuits intégrés, tels que les téléphones mobiles, la télévision numé-rique et les systèmes de géo-localisation par satellites. Durant les dernières dé-cennies, le marché de circuits intégrés a suivi une forte croissance, pour passer de 10 milliards de dollars de ventes en 1980 jusqu’à plus de 300 milliards de dollars en 2013 [1]. Pour suivre l’évolution rapide de la technologie, l’industrie des circuits intégrés est devenue de plus en plus dynamique. Cette évolution a incité, notamment, les concepteurs de circuits intégrés à concevoir des systèmes qui soient plus complexes. La complexité de ces systèmes électroniques, la con-currence et le temps de développement réduit imposent l'utilisation des outils de Conception Assistée par Ordinateur (CAO) pour appuyer le processus de con-ception.

Dans la conception de circuits intégrés numériques, plusieurs outils et méthodo-logies de conception automatisés sont disponibles pour aider les concepteurs à suivre les nouvelles fonctionnalités d’intégration offertes par la technologie. Par contre, dans la conception analogique, il n’existe que des outils de simulation électrique et de vérification de circuits qui sont présents depuis 25 ans. Suite à l’insuffisance des outils d’aide à la conception, les concepteurs continuent à ex-plorer manuellement l’espace des solutions. Le temps de conception assez élevé ainsi que la nature non réutilisable des circuits intégrés analogiques rendent lourde la tâche de la conception.

Malgré que la partie analogique dans les applications système sur puce SoC (System on a Chip en anglais) occupe seulement environ 20% de la surface glo-bale du circuit (comme le montre la figure 1.1), l'effort de la conception est net-tement plus élevé par rapport à l'effort de la conception de la partie numérique. De plus, dans la conception numérique, des techniques de réutilisation des cir-cuits sont disponibles, ce qui permet d’assurer une augmentation de la producti-vité. En revanche, dans la conception analogique, il n'existe aucune stratégie mature et bien définie pour la réutilisation des circuits.

Figure 1.1 Rapport des surfaces et des temps de conception

Afin de gérer la complexité de la conception des circuits analogiques, d’accroitre l’automatisation de leur dimensionnement et de les réutiliser, plu-sieurs travaux de recherche ont introduit le concept de l’optimisation pour le dimensionnement automatique. Ces travaux ont donné naissance à certains ou-tils qui ont pu évoluer pour être par la suite commercialisés. Cependant, malgré les progrès et les améliorations qu’ont connus ces outils, ils restent toujours loin de l’aboutissement à un état de maturité leur permettant de soutenir le flot de la conception analogique [2-4]. Ceci se manifeste essentiellement par l’insuffisance de la qualité des solutions obtenues et la longueur du temps de calcul. Notre travail de recherche vise, dans un premier lieu, à proposer des mé-thodes et des outils permettant l’obtention de dimensionnement optimal en un temps réduit. Dans un deuxième lieu, nous cherchons à identifier une méthodo-logie de conception efficace permettant la décomposition d’un problème de conception en plusieurs sous problèmes qui soient plus faciles à résoudre à l’aide de ces outils.

1.2 Plan de la thèse

Chapitre 2 : Etat de l’art sur les outils d’optimisation de circuits analo-giques

Ce deuxième chapitre présente un état de l’art sur les différents méthodes et ou-tils de dimensionnement automatique des circuits analogiques. Après avoir pré-senté le flot de la conception manuelle classique, une analyse des algorithmes d’optimisation et des méthodes d’évaluation des performances propres aux ou-tils d’optimisation des circuits analogiques sera présentée. Ensuite, une présen-tation des méthodologies de conception hiérarchique existantes pour gérer la

complexité des circuits complexes sera proposée. Ce chapitre nous conduira au choix des axes de recherche qui seront présentés dans les trois chapitres sui-vants.

Chapitre 3 : Algorithmes hybrides pour l’optimisation des circuits analo-giques

Dans le chapitre 3, nous proposons l’utilisation des algorithmes hybrides pour l’exploration rapide de dimensionnement optimal de circuits analogiques. Nous commençons par une présentation des différents algorithmes de recherche lo-cale et globale. Ensuite, afin de vérifier l’efficacité des algorithmes hybrides, nous effectuons dans un premier temps, une comparaison entre un algorithme hybride avec un algorithme de recherche locale et avec un algorithme globale, et ceci dans le cadre de l’optimisation d’un circuit d’amplificateur de transim-pédance. Dans un deuxième temps, nous réalisons une comparaison entre deux algorithmes hybrides dans le cadre de l’optimisation du circuit amplificateur de transimpédance et d’un circuit de commande optique. Enfin, nous présentons un nouvel outil d’optimisation basé sur les algorithmes hybrides. Cet outil que nous avons développé est destiné à l’optimisation du rendement de différents modèles comportementaux d’amplificateur audio de notre partenaire STMicroe-lectronics.

Chapitre 4 : Optimisation de circuits analogiques basée sur des méta-modèles

Dans le chapitre 4, nous proposons d’accélérer la phase d’évaluation des per-formances dans un outil d’optimisation à l’aide des méta-modèles. Au premier abord, nous passons en revue les méthodes de construction des méta-modèles pour l’approximation des performances des circuits analogiques. Ensuite, nous exposons les outils que nous avons mis en place pour la création des méta-modèles. Puis, nous présentons notre démarche suivie pour la construction et la vérification de la précision des méta-modèles d’un circuit d’amplificateur de transimpédance et d’un amplificateur audio. Enfin, ces deux circuits sont opti-misés à l’aide des méta-modèles obtenus.

Chapitre 5 : Application d’une méthodologie de synthèse hiérarchique automatisée pour la conception d’un amplificateur audio classe D

Ce chapitre expose une méthodologie de conception descendante automatisée d’un correcteur d’un amplificateur audio de classe D. Nous proposons d’automatiser la phase de dimensionnement à chaque niveau hiérarchique par des outils d’optimisation. Nous présentons, dans un premier temps, le principe du fonctionnement de l’amplificateur classe D. Ensuite, une décomposition hié-rarchique du circuit suivant différents niveaux d’abstraction sera proposée. Puis, nous présentons à chaque niveau d’abstraction, la modélisation effectuée, les spécifications requises et les résultats obtenus qui font appels aux algo-rithmes hybrides et aux méta-modèles présentés dans les deux chapitres précé-dents. Enfin, une étape de vérification ascendante est effectuée afin de valider les résultats obtenus.

Conclusion

La conclusion de ce manuscrit rappellera succinctement les objectifs fixés dans ce travail de recherche ainsi que les principaux résultats obtenus dans les diffé-rents chapitres. De nouvelles perspectives de recherche seront présentées.

Chapitre 2 : Etat de l’art sur les outils

d’optimisation de circuits intégrés

analogiques

2.1 Introduction

Les outils de l’EDA1 ont pour vocation de permettre de surmonter les effets de la complexité des SoC. Les évolutions architecturales des systèmes rendent les outils actuels de moins en moins performants. Le développement de nouveaux outils et de nouvelles méthodologies permettant d’accélérer le cycle de la con-ception, notamment pour le dimensionnement automatique des circuits analo-giques, devient donc crucial. Dans ce chapitre, nous passons en revue les diffé-rents travaux de recherche portant sur les outils d’automatisation du dimensionnement des circuits analogiques. Il s’agit, en particulier, d'une étude sur des outils basés sur le concept de l’optimisation ainsi que sur des méthodo-logies de synthèse des circuits et des systèmes complexes. Cette étude nous a conduit à dégager les axes de recherche pour nos travaux.

1

2.2 Flot de la conception des circuits analogiques

La conception d’un circuit analogique requière trois étapes principales illustrées dans la figure 2.1. Il s’agit de la sélection de la topologie, le dimensionnement de circuit et le dessin des masques. Les détails de chaque étape sont présentés dans l’annexe B. Le flot de la conception de circuits analogiques est caractérisé par plusieurs tâches itératives et répétitives afin de valider toutes les étapes de la conception. Ces tâches sont à l’origine de l’accroissement du temps de la conception, ce qui entraine l’augmentation des coûts. L’automatisation des étapes de ce flot permet ce temps de la conception. Dans ce travail de re-cherche, nous nous intéressons uniquement aux méthodes et aux outils d’automatisation liés aux problèmes de dimensionnement optimal de circuits analogiques.

2.3 Outils de dimensionnement automatique basés sur les connaissances

Bien qu’ils soient apparus depuis les années 1980, les outils de dimensionne-ment optimal automatique des circuits analogiques restent un sujet de recherche en développement continu. Les premiers outils apparus sont basés sur les con-naissances. Il s’agit de l’exécution des plans de conception afin de déterminer le dimensionnement optimal d’un circuit. Les plans de conception sont composés d’équations dont la formulation est faite d’une manière à obtenir des paramètres en fonction des performances nécessaires et d’une stratégie de conception. La figure 2.2 illustre le processus de dimensionnement basé sur les connaissances. Parmi les outils les plus connus de dimensionnement automatique basés sur les connaissances, ont peut indiquer : IDAC [5], OASYS [6], BLADES [7], et ISAID [8-9].

Figure 2.2 Processus de dimensionnement automatique basé sur les connais-sances

Les principaux avantages de cette stratégie sont l’exécution rapide des plans de conception et l'incorporation des connaissances des concepteurs expérimentés dans le plan de conception. Néanmoins, cette approche présente plusieurs in-convénients. Tout d’abord, la création et l’implémentation des plans de tions sont deux tâches fastidieuses qui nécessitent les connaissances de concep-teurs qualifiés. De plus, le temps de la mise en place d’un plan de conception

demande un temps trop élevé. Il est rapporté dans [10, 11] que le temps moyen nécessaire pour créer un plan de conception est quatre fois plus long que le di-mensionnement fait manuellement pour un même circuit. En outre, pour suivre l’évolution technologique, il est nécessaire de maintenir les plans de conception d’une bibliothèque de circuits analogiques en vue de les mettre à jour suivant l’évolution de la technologie. Cette mise à jour est évidemment coûteuse en termes de temps. La précision de l’approche basée sur des connaissances est li-mitée. Le concept de base de cette approche est fondé sur la résolution explicite des équations de conception avec des règles de conception et d’approximation. Les outils basés sur les connaissances ont évolué vers d’autres outils qui per-mettent de pallier à leurs inconvénients, à savoir les outils basés sur le concept d’optimisation.

2.4 Outils de dimensionnement automatiques basés sur l’optimisation

Dans l’approche de dimensionnement automatique de circuits analogiques basée sur l’optimisation, l’exploration des solutions de dimensionnement optimales est effectuée par des algorithmes numériques d’optimisation. Dans cette ap-proche, le concepteur intervient pour formuler ses besoins suivant des objectifs à imposer et des contraintes à respecter et pour paramétrer un algorithme d’optimisation afin de parvenir à un dimensionnement optimal d’un circuit. Le processus d’optimisation du dimensionnement d’un circuit analogiques est illustré dans la figure 2.3. Ce processus repose sur trois phases essentielles qui sont : la phase d’analyse, la phase d’évaluation et la phase de synthèse. Le pro-cessus d’optimisation débute par une phase d’analyse au cours de laquelle le problème est formulé. Ensuite, la phase de synthèse commence. L’algorithme d’optimisation réalise plusieurs itérations pour converger vers une solution op-timale du problème de dimensionnement. Lors de chaque itération, l’algorithme d’optimisation choisi un jeu de paramètres et l’envoie à l’évaluateur de perfor-mance. Le choix d’un jeu de paramètre dépend de l’algorithme d’optimisation sélectionné. L’évaluation des performances est réalisée par un « évaluateur » qui, après avoir exécuté cette tâche, retourne à l’algorithme d’optimisation les valeurs des performances correspondantes au jeu des paramètres reçus.

La performance d’un outil d’optimisation est liée aux techniques utilisées dans la phase de synthèse et d’évaluation [12,13]. Nous procédons à une étude de ces deux phases afin de pouvoir proposer de nouvelles méthodes qui soient meil-leures.

Figure 2.3 Processus du dimensionnement basé sur l’optimisation

2.4.1 Phase d’analyse

La première étape est une phase d’analyse. Elle suppose la formulation d’un problème de dimensionnement sous forme mathématique. Il s’agit dans un pre-mier lieu, d’écrire une fonction dite « objectif » décrivant les spécifications à atteindre telle que la maximisation d’un gain, la minimisation de courant de consommation, etc. Ensuite, il s’agit de fixer des contraintes à respecter telles que la zone de fonctionnement des transistors, la stabilité du circuit, etc. Un problème d’optimisation de minimisation sous contraintes peut être défini par le système suivant :

Minimiser f(X), ∀ X ∈ D Avec:

Cineq (X) ≤ 0

Ceq (X) ≤ 0

avec :

- D est le domaine de recherche, appelé aussi espace de conception - X est le vecteur composé les paramètres d’un circuit

- f(x) est l’ensemble des objectifs

- Cineq est l’ensemble des contraintes d’inégalité

- Ceq est l’ensemble des contraintes d’égalité

2.4.2 Phase de synthèse

La phase de synthèse est réalisée par le biais d’un algorithme d’optimisation.

Lors de la résolution d’un problème d’optimisation, le choix d’un algorithme

(ou méthode de recherche) adéquat est un élément crucial pour trouver un

di-mensionnement optimal dans un temps réduit. Il existe un grand nombre

d’algorithmes d’optimisation et plusieurs classifications possibles. Suivant la classification présentée dans [14], il existe deux classes d’algorithmes:

- les algorithmes de recherches locales - les algorithmes de recherches globales

Dans [15] une revue sur les algorithmes d’optimisation locale et globale utilisés dans le domaine de la conception de circuits analogiques est présentée. Nous présentons dans ce qui suit une définition des algorithmes de recherche locale et globale, ensuite nous proposons une méthode d’optimisation meilleure.

2.4.2.1 Algorithmes de recherches locales

Une méthode de recherche locale est celle qui converge vers la meilleure solu-tion localement dans une région restreinte de l’espace de recherche. Son prin-cipe est le suivant : un algorithme de recherche locale part usuellement d’une

solution initiale S0. Ensuite, il cherche dans le voisinage de cette solution une

autre solution S1 qui soit strictement meilleure que S0. Puis, l’algorithme

exa-mine le voisinage de S1 et cherche de nouveau une solution strictement

meil-leure, et ainsi de suite. Après avoir cherché dans tout le voisinage, l’algorithme s’arrête lorsqu’il trouve la solution optimale. Les méthodes où la direction de la descente est déduite du gradient de la fonction objective, sont celles les plus connues et les plus utilisées. Elles permettent d’arriver très vite à un minimum. Cependant, leur inconvénient principal est que la recherche s’arrête toujours au premier minimum local rencontré. La figure 2.4 montre un exemple d’un espace de recherche contenant deux minima locaux avec un minimum global. Suivant la façon de choisir une solution dans le voisinage, on obtient différentes mé-thodes de recherche locale. Dans le domaine de la conception de circuits analo-gique, plusieurs algorithmes de recherche locales ont été utilisés tels que : la programmation quadratique séquentielle (SQP) [16], le recuit simulé [17], le re-cherche tabou [18], etc.

Figure 2.4 Minima locaux et minimum global d’une fonction à une variable

2.4.2.2 Algorithmes de recherches globales

Les algorithmes de recherche globale permettent l’exploration de la zone de re-cherche de façon aléatoire. Elles sont fréquemment employées grâce à leur ro-bustesse et à leur souplesse afin de résoudre des problèmes d’optimisation com-plexes [19]. Elles permettent d’explorer tout le domaine de recherche en évitant les optimums locaux et en localisant l’optimum global. La figure 2.5, illustre un espace de recherche avec deux extrémums locaux et un global. Dans le domaine de la conception de circuits analogiques, beaucoup d’algorithmes de recherche globale ont été utilisé. Parmi les algorithmes les plus utilisés on peut citer : les algorithmes génétiques [19-20], les algorithmes d’optimisation par essaim de particules [21-22], les algorithmes de recherche par motif [23-24], etc.

Figure 2.5 Espace de recherche contenant deux extrémums locaux et globaux

2.4.2.3 Algorithme proposé : algorithmes hybrides

La plupart des études portant sur le dimensionnement automatique des circuits analogiques ont eu recours à l’utilisation de nombreux algorithmes de recherche globale. Il est reporté dans [25], que les méthodes de recherche globale sont ap-plicables à des problèmes de grande dimension, contrairement aux méthodes de recherche locale qui sont dédiées à des problèmes de faibles dimensions. Les algorithmes de recherche globale sont basés sur une méthode de recherche aléa-toire. Ceux-ci font preuve d’une très grande rapidité à trouver une solution qua-si-optimale. Par contre, ils deviennent très lents et peu efficaces en étant autour de l’optimum global [19]. Quant aux méthodes de recherche locale, elles ont la capacité de trouver rapidement la solution optimale, à condition de partir d’une bonne solution de départ (qui soit proche de l’optimum) [26]. Par conséquent,

l'utilisation simultanée d’algorithmes de recherche globale et locale permet d'améliorer considérablement la précision des résultats tout en réduisant les temps de calcul. L’hybridation permet ainsi de tirer profit des avantages spéci-fiques des différentes approches tout en palliant aux inconvénients relatifs à chacune d’entre elles.

Dans l’optimisation de circuits analogiques, il existe quelques travaux de re-cherche qui ont profité des avantages de l’hybridation des algorithmes d’optimisation. Parmi ces travaux, on peut citer [26-12], qui présente un exemple d’utilisation d’algorithme hybride pour le dimensionnement d’une ar-chitecture d’amplificateur à deux étages. Cet algorithme forme un couplage d’un algorithme de recherche globale avec un algorithme de recherche locale.

Dans [27], un algorithme hybride de type GA-IPM est présenté. Il s’agit d’un couplage d’un algorithme génétique GA (Genetic Algorithm en anglais) pour ef-fectuer la recherche globale suivi d’un algorithme de recherche locale de type méthode de points intérieurs IPM (Interior Point Method en agnlais). Cet algo-rithme a été testé sur un problème mathématique multi-objectif à savoir :

Minimiser : f1(x) = –x1 – x22 f2(x) = –x12 – x2 Avec : g1(x)= 12 – x1 – x2≥ 0 g2(x)= x12 + 10 x1– x22 + 16 x2-80 ≥ 0 Avec : x1∈[2, 7] et x2 ∈[5, 10]

Les auteurs ont montré que l'approche hybride permet de baisser de trois fois le temps de calcul à comparer avec l’utilisation d’un algorithme génétique seul, et ceci tout en ayant la même qualité de solution obtenue.

Les algorithmes hybrides ont été utilisés dans différents domaines. Dans [28], on trouve une application d’un algorithme hybride GA-SQP dans le domaine de l’électromagnétisme. GA-SQP est un algorithme hybride qui couple un algo-rithme génétique GA pour effectuer une recherche globale et un algoalgo-rithme de recherche locale de type programmation séquentielle quadratique SQP

(Sequen-tial Quadratic Programming en anglais). Cet algorithme a été utilisé pour la

ré-duction du volume du bobinage d’une Supraconductrice à haute température en tenant compte de plusieurs contraintes telles que : le centre de champ magné-tique, la caractéristique de courant crimagné-tique, le stockage de l'énergie, etc. Les ré-sultats montrent que l’algorithme hybride a permis de trouver des configura-tions optimales d'aimants supraconducteurs dans un temps raisonnable. Dans [29], un algorithme hybride à été utilisé afin d’optimiser le contrôle des sys-tèmes non linéaires. L’algorithme hybride proposé est de type PSO-SQP. Il s’agit d’un couplage entre un algorithme de recherche global de type optimisa-tion par essaim de particules PSO (Particle Swarm Optimizaoptimisa-tion en anglais) et un algorithme de recherche local de type SQP. Les résultats d’optimisation avec cet algorithme hybride ont été comparés avec différents algorithmes d’optimisations. Les résultats ont montré que l’algorithme hybride est plus ro-buste que d'autres algorithmes.

D’une manière générale, il existe deux façons pour combiner plusieurs algo-rithmes. En effet, il est possible de réaliser une liaison en série (Figure 2.6 (a)) ou une liaison en parallèle (Figure 2.6 (b)). Dans le cas d’une ‘‘liaison en paral-lèle’’, l’algorithme lancé en premier est interrompu avant la convergence pour être complété par des recherches locales. Dans le cas d’une ‘‘liaison en série’’, dès que le premier algorithme converge vers une solution, un deuxième algo-rithme est lancé pour affiner la recherche (cf. figure 2.7). Cette dernière mé-thode d’hybridation représente la manière la plus simple et la plus utilisée [12]. Les méthodes de recherche hybrides avec une liaison en série seront présentées dans le chapitre 3 afin de dimensionner différentes architecture de circuits ana-logiques au niveau transistor et différents modèles comportementaux à haut ni-veau d’abstraction.

Figure 2.6 Deux approches de combinaison des algorithmes : (a) en série, (b) en parallèle

2.4.3 Phase d’évaluation

Dans le processus d’optimisation, il est nécessaire d’effectuer une évaluation des performances pour chaque jeu de paramètre des circuits à chaque itération de l’algorithme d’optimisation. On distingue deux types d’évaluation dans la conception analogique :

- l’évaluation des performances par des équations - l’évaluation des performances par des simulations

Dans la suite, nous présentons dans un premier temps ces deux méthodes d’évaluation en se référant aux travaux de recherche existants. Ensuite nous présentons l’approche d’évaluation que nous avons proposée.

2.4.3.1 Evaluation avec des équations

L’approche d’optimisation basée sur des équations consiste à évaluer les per-formances d’un circuit à l’aide d’équations analytiques. Chaque performance du circuit, telles qu’une bande passante, une marge de phase, etc., est exprimée sous forme d’une équation analytique en fonction des paramètres du circuit (comme les longueurs et largeurs des transistors). La précision du calcul des performances dépend fortement de la qualité des équations analytiques. A chaque itération du processus d’optimisation, une évaluation des performances est effectuée grâce à ces équations. La figure 2.8 représente le principe de l’approche d’optimisation basée sur des équations.

Figure 2.8 Approche d’optimisation basée sur des équations

L’obtention des équations définissant les performances peut être fait de deux manières différentes telles que :

- Manuellement avec l’expertise du concepteur

- Automatiquement avec les méthodes d’analyse symbolique

L’écriture manuelle des équations analytiques des performances est fréquem-ment utilisée dans l’optimisation des architectures analogiques. Les premiers outils qui utilisent cette approche sont OPASYSN [30] et STAIC [31]. Ces deux outils utilisent des équations obtenues manuellement, définissant les perfor-mances en fonction des paramètres du circuit. On trouve aussi l’outil SD-OPT [32] qui a recours aux équations analytiques pour l’optimisation des architec-tures des modulateurs de type sigma delta. Cet outil utilise un simulateur com-portemental qui s’appelle ASIDES, s’appuyant sur une bibliothèque d’équations analytiques obtenues de façon manuelle. Il existe d’autres outils utilisant le même principe d’évaluation et qui se différencient par la méthode d’optimisation ou la formulation du problème. On peut citer à titre d’exemple, l’outil GPCAD [33] qui est un outil de dimensionnement des amplificateurs opérationnel.

La deuxième technique utilisée pour la génération automatique des équations analytiques des performances est l’analyse symbolique. Les techniques d’analyse symbolique ont été développées pour aider les concepteurs à obtenir une meilleure compréhension des comportements des circuits. Ces techniques permettent de générer automatiquement des expressions symboliques des per-formances ou des fonctions de transfert du circuit en fonction des paramètres de conception. Cette technique est mature dans l’analyse des circuits linéaires dans le domaine fréquentiel [34-35]. Il existe beaucoup d’outils qui ont utilisé cette approche pour l’optimisation des circuits analogiques tels que OPTIMAN [36], ASTRX/ OBLX [37], DONALD [38].

2.4.3.2 Evaluation avec des simulations

Les outils d’optimisation basés sur des simulations (cf. figure 2.9) utilisent un simulateur numérique pour évaluer les performances. Différents simulateurs numériques peuvent être utilisés tels que : SPECTRE [39] et ELDO [40] pour les simulations électriques d’un modèle électrique, MATLAB [41] et SIMULINK [42] pour les modèles comportementaux, etc. Nous présen-tons dans la suite certains des outils existants les plus représentatifs.

Parmi les premiers outils qui se basent sur cette approche, on trouve FRIDGE [32], et DELIGHT SPICE [43] où l’évaluation des performances est effectuée à l’aide du simulateur électrique SPICE [44]. La seule différence réside au niveau des algorithmes qui ont été employés. On trouve aussi les deux outils MAELS-TROM [46] et ANACONDA [47], qui partagent la même plateforme de concep-tion et qui diffèrent dans la méthode d’optimisaconcep-tion utilisée. Ces outils permet-tent aux algorithmes d’optimisation de se connecter à plusieurs types de simulateurs électriques en particulier SPECTRE. Ces outils utilisent les algo-rithmes génétiques [48] et l’algorithme recuit simulé [49] pour l’exploration de l’espace de recherche. Pour réduire le temps dû aux simulations électriques, des techniques de parallélisation sont utilisées pour distribuer la résolution d’un problème d’optimisation sur plusieurs machines. Ces deux outils reprennent plusieurs concepts de l’outil ASTRX/OBLX [37] développé par la même équipe de recherche de l’université de Canergie Mellon à Pittsburgh aux Etats-Unis.

Figure 2.9 Approche d’optimisation basée sur des simulations

2.4.3.3 Comparaison des deux approches d’évaluation

La rapidité du calcul forme le plus grand avantage de l’approche d’évaluation par des équations. Le temps nécessaire pour évaluer chaque performance étant très réduit permet de diminuer considérablement le temps d’optimisation d’un circuit. En revanche, l’inconvénient principal de cette approche réside au niveau de la mise en place des équations analytiques pour un modèle d’un nouveau cir-cuit qui s’avère lente et difficile. Bien que les techniques d’analyse symbolique aient permis d’automatiser l’écriture des équations analytiques, cette approche reste limitée. En effet, ces techniques ne permettent pas d’obtenir aisément les réponses en transitoires ou en grand signaux. Un deuxième inconvénient de cette approche est le manque de la précision des modèles obtenus par des équa-tions. Généralement, plusieurs approximations sont utilisées pour la simplifica-tion des équasimplifica-tions, au prix d’une perte de précision du modèle. Par exemple, dans l’outil OPASYN [30], les valeurs de performances obtenues avec des équations sont comparées aux résultats obtenus avec le simulateur électrique SPICE. L’erreur obtenue est de l’ordre 20%. Afin de remédier aux inconvé-nients de cette approche, l’approche d’évaluation des performances par des si-mulations numériques dans un outil d’optimisation est apparue. Celle-ci repré-sente l’avantage d’utiliser des modèles de circuit électrique précis avec un temps de mise en place réduit. Cependant, cette approche présente un

inconvé-nient qui réside dans la longueur du temps de simulations électriques et condui-sant à une explosion du temps de calcul dans un outil d’optimisation qui néces-site plusieurs simulations.

En dépit de la présence de cet inconvénient, plusieurs travaux de recherche ont donné naissance à de nouveaux outils commerciaux basés sur des simulations électriques pour le dimensionnement automatique de circuits analogiques. Par-mi ces outils, ayant servi notamment pour les grandes entreprises, nous citons ADA (Analog Design Automation ). Cet outil exploite les algorithmes géné-tiques et a été intégré dans la gamme de produits de l’entreprise Synopsys [50]. On mentionne également l’outil NeoCircuit, proposé par la société Neolinear [51] et qui a été acquis ensuite par Cadence. Les outils de Neolinear ont été fondés par le groupe de recherche qui avait conçu les outils ANACONDA [23] et MAELSTROM [46].

Ces dernières années, les plateformes d’aide à la conception de circuits analo-giques ont évolué vers l’intégration des outils pour l’analyse de la variabilité et pour la conception robuste. Parmi ces outils, il existe un nouvel outil nommé AIDA. Celui-ci résulte de l'intégration de deux outils en interne, à savoir, LAYGEN II [52] et GENOM-POF [53]. LAYGEN II est un outil de génération automatique des masques. GENOM-POF réalise la synthèse automatique à l’aide d’un algorithme génétique. Les évaluations des performances sont effec-tuées à l’aide d’un simulateur électrique de type SPICE. Cet outil vise la con-ception de circuits robustes, tout en tenant compte de l’analyse de la variabilité lors de l'optimisation. On distingue dans la même gamme, l’outil OPERA [54] qui assure l’optimisation robuste et qui se différencie des autres outils par l’utilisation d’un algorithme de programmation géométrique [55]. Différents types d’outils ont été proposés par l’entreprise MunEDA [56], à savoir, des ou-tils d'optimisation pour le dimensionnement automatique avec des simulations électriques, des outils pour l'optimisation robuste des circuits et des outils d'analyse de la variabilité. Les chercheurs et développeurs des outils d’aide à la conception de circuits analogiques ont réussi à améliorer leurs plateformes vers le développement des outils pour la conception robuste et pour l’analyse de va-riabilité. Cependant, le problème de la longue durée des simulations électriques dans un processus d’optimisation pour l’automatisation du dimensionnement d’un circuit analogique reste encore non résolu.

Dans la conception de circuits analogiques, une modèle électrique est une fonc-tion Y=f(X) qui relie un vecteur de variables de concepfonc-tion X à un vecteur de métriques de performance Y (cf. figure 2.10).

Figure 2.10 Modèle électrique

La fonction Y est souvent non-linéaire et son calcul se fait par des simulations, dans le domaine temporel ou fréquentiel, qui peuvent s’avérer coûteuses. Cela rend très difficile l’exploration de l’espace des paramètres et l’intégration de ces modèles dans des outils d’optimisation qui requièrent plusieurs itérations de simulations. Afin de réduire ce temps de calcul, une approche alternative con-siste à utiliser des méta-modèles, c’est-à-dire des fonctions 𝑌�= 𝑓̂(X) ≅ Y qui approximent le comportement du circuit dans un domaine d’étude restreint [57]. Par définition, un méta-modèle forme une description approximative de la ré-ponse d’une performance en fonction des paramètres d’un circuit. Il s’agit prin-cipalement d’un modèle de simulation (d'où le terme méta). Les méta-modèles sont construits à partir des simulations numériques des points expérimentaux définis avec des méthodes des plans d’expériences [58-59] (les détails de la construction des méta-modèles seront présentés dans le chapitre 4). Une fois construits, les méta-modèles se substituent à une simulation comportementale, ce qui réduit fortement le temps de calcul et permet, ainsi, une exploration ra-pide de l’espace de conception [60-61]. Contrairement à l’approche d’évaluation par des équations, les méta-modèles sont crées d’une manière automatique. L’évaluation des performances par des méta-modèles peut être une bonne alternative pour accélérer le cycle de dimensionnement automatique de circuits analogiques qui subit dans certains cas des simulations longue. Cette approche fera l’objet du chapitre 4.

2.5 Méthodologie de conception

Les différentes méthodes d’optimisation présentées précédemment présentent une bonne base pour automatiser et accélérer la phase de dimensionnement op-timal de circuits analogiques. Cependant, elles ne sont pas suffisantes pour gé-rer la complexité de circuits complexes. La complexité d’un circuit peut se me-surer par le nombre total des paramètres de conception. Plus ce nombre est élevé, plus sa conception devient difficile et plus le temps d’évaluation de ses performances devient élevé. Pour le cas d’un circuit complexe, l’optimisation devient une tâche irréalisable vu que le temps de simulation devient prohibitif à partir d’un certain nombre de paramètres de conception [62]. Toutefois, la

ges-tion de la complexité des circuits serait effectivement possible si le problème de conception est divisé en différents sous problèmes suivant une méthodologie de conception hiérarchique. En effet, l’approche hiérarchique permet de réduire le niveau de difficulté de la synthèse complète d’un circuit en le répartissant en différents niveaux d’abstraction. Dans la conception analogique, il est difficile d’établir une telle hiérarchie étant donné que le nombre de niveaux d’abstraction dépend particulièrement de la complexité du circuit à réaliser [63]. Dans la suite, nous présentons, de façon générale, les deux approches de méthodologie de conception couramment utilisées dans la conception de circuits intégrés analogiques, à savoir la conception ascendante et descendante.

2.5.1 Méthodologie de conception ascendante

La méthodologie de conception ascendante dite " Bottom-up ", forme la façon traditionnelle que les concepteurs utilisent pour concevoir un système de nature analogique, mixte, ou multi-domaine. Cette méthodologie consiste à partir du niveau le plus bas pour composer, à partir des éléments électroniques, des blocs électroniques qui soient plus complexes. Cette étape de composition est renou-velée jusqu’à l’obtention de la fonction finale (système). Ensuite, elle est suivie d’une étape de caractérisation qui sert à vérifier l’adéquation de la fonction ob-tenue avec celle souhaitée [63]. Bien que la méthodologie de conception ascen-dante puisse être efficace pour des circuits qui n’ont pas beaucoup de para-mètres de conception, elle expose une multitude de difficultés pour les circuits complexes. Parmi les principales sources de ces difficultés [64-65]: Après l’assemblage des blocs dimensionnés, la simulation du système complet et sa vérification deviennent difficiles, voire impossibles. Dans le cas où le sys-tème ne répond pas aux spécifications, toutes les erreurs constatées doivent être réparées via une reconception des blocs électroniques qui est une tâche coûteuse en termes du temps nécessaire. Une vue architecturale du système reste toujours manquante, alors qu’elle permet une bonne amélioration des performances.

2.5.2 Méthodologie de conception descendante

L’existence de multiples inconvénients dans l’approche de la conception ascen-dante pousse les concepteurs à s’orienter de plus en plus vers une méthodologie alternative. Il s’agit de la méthodologie de conception descendante dite "Top-Down". Parmi les plus anciens travaux proposant cette approche, nous citons celui de [17] qui représente une référence de base pour la plupart des travaux qui suivront. Le principe de cette méthodologie est d’assembler, dans un pre-mier temps, la totalité des données nécessaires pour la conception. Ensuite, de

s’en servir pour faire une représentation amont (système) qui soit la plus com-plète pour être décomposée par la suite en sous systèmes. Ceux-ci subissent une décomposition à leur tour jusqu’à l’obtention de modules simples au niveau le plus bas [63]. Enfin, une étape de vérification par simulation suit cette opéra-tion. Dans cette méthodologie, la propagation des spécifications ; dite aussi la propagation des contraintes, la décomposition des spécifications ou translation des contraintes ; est un élément important. Il s’agit de propager les spécifica-tions allant du niveau système jusqu’aux niveaux hiérarchiques inférieurs, et plus spécifiquement d’un niveau d’abstraction bien défini vers des niveaux d’abstraction inférieurs. Une propagation adéquate des spécifications permet de contourner le "sur-dimensionnement" des performances des circuits [12].

Contrairement à la conception ascendante, la conception descendante permet d’assurer une meilleure compréhension du système dès les premières phases de la conception. Ainsi, les spécifications peuvent être vérifiées après chaque dé-composition. Une méthodologie de conception rigoureuse descendante permet aux concepteurs de participer efficacement à la conception simultanée des blocs du système, favorisant ainsi une nouvelle diminution des temps de conception. Pour ces raisons, nous avons opté pour cette méthodologie. Afin d’accélérer le flot de la conception descendante, nous proposons de remplacer l’effort fourni par les concepteurs experts lors du dimensionnement à chaque niveau hiérar-chique par les outils d’optimisation présentés précédemment. Nous appliquons cette méthodologie de conception automatisable dans le cadre de la conception d’un correcteur d’un amplificateur audio dédiée pour la téléphonie mobile. Pour ce faire nous nous sommes référés au travail de thèse [63] qui a été réalisé dans notre équipe de recherche et qui s’inscrit dans le cadre de la mise en œuvre d’une méthodologie de conception descendante. Cette méthodologie est appli-quée pour la conception d’un convertisseur analogique numérique de type Sig-ma-Delta.

2.6 Conclusion

Dans ce chapitre, nous avons fait dans un premier temps, une analyse des avantages et des inconvénients des différentes méthodes d’optimisation et d’évaluation pour le dimensionnement optimal automatique des circuits analo-giques et des méthodologies de conception hiérarchique. A partir de cette étude et afin d’accélérer le cycle de dimensionnement de circuits analogiques, nous avons dégagé trois axes de recherche. Il s’agit de l’utilisation :

- des algorithmes hybrides pour l’exploration rapide de solutions de dimensionnement optimal de circuits analogiques. Ces algorithmes feront l’objet du chapitre suivant.

- des méta-modèles pour l’évaluation rapide des performances dans le cas où les simulations électriques sont trop longues. L’évaluation par des méta-modèles fera l’objet du chapitre 4.

- d’une méthodologie de conception descendante automatisée à l’aide des outils d’optimisation pour les circuits complexes. Cette méthodo-logie sera appliquée pour la conception d’un correcteur d’un amplifi-cateur audio dédié à l’application mobile dans le chapitre 5.

Chapitre 3 : Algorithmes hybrides pour

l’optimisation des circuits analogiques

3.1 Introduction

Nous avons présenté, dans le chapitre précédent, les trois étapes du processus d’optimisation. Dans ce chapitre, nous nous intéressons à l’étape de synthèse, présentée dans la figure 3.1 par la partie entourée en rouge; et dans laquelle nous proposons l’utilisation des algorithmes hybrides pour une exploration ra-pide et efficace de solutions de dimensionnement de circuits analogiques. Après avoir défini les algorithmes d’optimisation auxquels nous avons fait recours, nous présentons la démarche que nous avons suivie afin de tester l’efficacité des algorithmes hybrides dans le cadre du dimensionnement des circuits analo-giques d’un réseau optique sur puce ONoC (Optical Network on Chip en an-glais). Puis, nous présentons un nouvel outil d’optimisation basée sur les algo-rithmes hybrides pour l’optimisation de différents modèles comportementaux d’architectures d’amplificateurs audio dédiés à la téléphonie mobile. Nous avons comparé, par la suite, une partie des résultats d’optimisation obtenus avec ceux d’un circuit existant.

Figure 3.1 Processus d’optimisation des performances de circuits analogiques

3.2 Algorithmes d’optimisation hybrides

Dans le chapitre précédent, nous avons proposé l’utilisation des algorithmes hybrides pour le dimensionnement optimal des circuits analogiques. On rappelle qu’il existe deux étapes principales dans le fonctionnement d’un algorithme hy-bride. Tout d’abord, une recherche globale est lancée afin de trouver une solu-tion dans une zone prometteuse. Ensuite, une recherche locale est menée, utili-sant comme point de départ la solution déjà trouvée dans un objectif de l’améliorer. Cette deuxième recherche forme donc une étape de raffinement. Certains travaux antérieurs ont montré que les algorithmes hybrides sont plus efficaces que les algorithmes de recherche locale et globale et présentent l’avantage de trouver des solutions de dimensionnement optimales tout en ré-duisant les temps de calcul et sans avoir besoin d’un dimensionnement initial du circuit [12, 26, 27, 28]. Afin de confirmer ces avantages, nous réalisons, dans ce qui suit, une étude comparative en deux temps : une première

comparai-son entre un algorithme hybride et un algorithme locale et globale, ensuite, une deuxième comparaison entre les différents algorithmes hybrides. Pour réaliser ces comparaisons, il faut d’abord choisir les algorithmes les plus performants de recherche globale et locale. Or, le choix de ce type d’algorithmes forme une tâche assez délicate vu la multiplicité du nombre des algorithmes existants. Les travaux antérieurs ont montré qu’il n’existe pas un algorithme idéal qui pourra résoudre tous les problèmes relatifs à la conception analogique [87, 12]. Nous avons donc choisi de se baser, dans ce qui suit, sur les algorithmes de re-cherche locale et globale les plus utilisés et les plus efficaces pour définir nos algorithmes hybrides. Il s’agit ici des algorithmes : GA [20, 46, 52], PSO [21, 22] pour la recherche globale et SQP [66-68] et PS [69, 23] pour la recherche locale. Ceux-ci présentent l’avantage de nous permettre de faire plusieurs cou-plages et d’être accessibles du fait qu’ils sont présents dans le logiciel MA-TLAB [41] que nous avons utilisé. Ils sont donc facilement utilisables par la communauté de la conception électronique. On note aussi la possibilité de cou-plage facile de MATLAB avec les différents simulateurs électriques pour l’évaluation des performances dans le cas de l’optimisation basée sur des simu-lations électriques. Nous présentons, dans ce qui suit, le principe de chaque al-gorithme.

3.2.1 Algorithmes génétique

Les algorithmes génétiques GA (Genetic Algorithm en anglais) appartiennent à la famille des algorithmes évolutionnistes. Le concept a été introduit par John Holland dans les années 60 [70], amélioré par la suite par De Jong [71] et enfin popularisé par Goldberg [72] et Holland [73]. Les algorithmes génétiques sont des algorithmes d’optimisation stochastiques inspirés par les mécanismes de sélection naturelle. Dans un problème d’optimisation, chaque variable définit un gène du chromosome. Ces chromosomes évoluent grâce à différentes opérations calquées sur les lois de la génétique vers un chromosome optimal. Le principe général d’un GA réside à simuler l’évolution d’une population jusqu'à atteindre un critère d’arrêt. Son shéma de principe est illustré dans la figure 3.2 :

- Tout d’abord, une population d’individus (chromosomes) est générée aléatoirement.

- Ensuite, on procède à l’évaluation des performances de l’ensemble des individus. A chaque solution, on attribue une note qui correspond à son adaptation au problème.

- Puis, on effectue une sélection pour déterminer les individus les plus aptes à obtenir les meilleurs résultats. Ces individus donnent naissance à une nouvelle population à travers des opération de

croisement et mutation. Il existe diverses méthodes pour ces opéra-teurs de reproduction. Pour de plus amples détails, le lecteur peut se référer à [74].

- Enfin, on réitère les opérations précédentes à partir de la seconde étape jusqu’à la satisfaction du critère d’arrêt.

Figure 3.2 Schéma de principe du fonctionnement d’un algorithme génétique 3.2.2 Les algorithmes par essaim de particules

Les algorithmes d’optimisation par essaim de particules PSO (Particle Swarm

Optimization en anglais) appartiennent à la famille des algorithmes inspirés de

la nature. PSO est une méthode d’optimisation stochastique. Elle a été dévelop-pée par EBERHART et KENNEDY en 1995 [75,76]. L’origine de cette mé-thode vient des observations faites lors des simulations informatiques de bancs de poissons et de vols groupés d’oiseaux [77]. Ces simulations ont mis en va-leur l’importance du mimétisme dans la compétition des individus qui sont à la recherche perpétuelle de la nourriture. En effet, les individus se dispersent aléa-toirement dans un espace de recherche afin de trouver de la nourriture. Dès que l’un d’entre eux localise une source de nourriture, les autres vont alors chercher dans la même direction. Les individus sont appelés des particules. Au départ de l’algorithme, un essaim est réparti au hasard dans l’espace de recherche. Chaque particule se déplace dans cet espace avec une vitesse aléatoire (cf. fi-gure 3.3). Ensuite, pour chaque itération, chaque particule:

- dispose d’une mémoire qui lui permet de se rappeler de la qualité de sa position ainsi que de la meilleure solution visitée.

- est dotée d’une capacité de communiquer avec les autres particules voisines et d'obtenir de chacune d'entre elles une meilleure perfor-mance.

- choisit, parmi les performances trouvées, celle jugée la meilleure. Ensuite, elle modifie son vecteur vitesse en fonction de cette informa-tion et de ses propres données et se déplace en conséquence.

Figure 3.3 Schéma du principe du déplacement d’une particule

3.2.3 Algorithme de programmation séquentielle quadratique

Les méthodes de programmation séquentielle quadratique SQP (Sequential

Quadratic Programming en anglais) représentent l'état de l'art des méthodes de

programmation non linéaire. En se basant sur les travaux de Biggs [78], Han [79] et Powell [80], SQP est actuellement l’une des méthodes de recherche di-recte les plus efficaces pour résoudre les problèmes d’optimisation non linéaire. Elle consiste à passer de la résolution d’un problème d’optimisation non linéaire à la résolution d’une suite de problèmes quadratiques. Pour plus amples détails de la méthode, le lecteur peut se référer à [81-83].

3.2.4 Algorithme de recherche par motif

Les algorithmes de recherche par motif PS (Pattern Search en anglais) appartiennent à la famille des algorithmes de recherche directe [84-86]. PS permet de calculer une séquence de points pour s’approcher d’une solution op-timale. À la première itération, un ensemble de points dit ‘‘maillage’’ est éta-blie autour d'un point initial X0 déjà existant (initial ou obtenu depuis l'étape précédente). La figure 3.4 présente le principe du maillage de cet algorithme.

Les vecteurs du maillage sont présentés sous forme : [0 1] + X0, [1 0] + X0, [-1 0] + X0 et [0 -1] + X0 comme illustré dans la figure 4. Si un autre point du maillage permettait d’améliorer la fonction objective, il deviendrait le point courant à l'itération suivante nommé X1. Puis, l'algorithme multiplie la maille par n (appelé le facteur d'expansion) pour arriver à de nouveaux points : n*[1 0] +X1, n × [0 1] + X1, n × [-1 0] + X1 et n × [0 -1] +X1. Si l’un des nouveaux points de la maille permettrait à son tour d’améliorer la fonction objective, il deviendrait le nouveau point d’itération X2 et la valeur des différents points de la maille serait multipliée par n et les itérations se poursuivraient. Si la fonction objective ne s’améliore pas, le maillage est réduit (par exemple, en multipliant par 0.5). Ces étapes sont répétées jusqu'à l’obtention d’une solution optimale.

Figure 3.4 Maillage de la recherche par motif

3.3 Optimisation des circuits analogiques d’un réseau optique sur puce

Dans cette partie, nous avons deux objectifs principaux. Le premier objectif consiste à comparer les performances d’un algorithme hybride GA-SQP avec un algorithme locale SQP et un algorithme globale GA afin de voir l’impact du couplage entre deux algorithmes sur les résultats obtenus. Le deuxième objectif est de comparer deux algorithmes hybrides GA-SQP et PSO-SQP, soit deux al-gorithmes ayant un même algorithme de recherche locale SQP et des algo-rithmes de recherche globale différents GA et PSO. Pour réaliser cette étude comparative, nous avons optimisé deux circuits analogiques qui composent un réseau optique sur puce: un amplificateur de transimpédance TIA et un circuit de commande pour un laser. Nous présentons dans la suite la méthode d’évaluation des performances utilisée, une brève description du réseau optique sur puce qui sera suivie d’une présentation des spécifications de deux circuits. Ensuite, nous exposons les résultats des comparaisons.

3.3.1 Evaluation des performances automatique

Afin d’évaluer automatiquement les performances des deux circuits analogiques de l’ONoC sous SPECTRE [39], nous avons développé des scripts en langage Skill [88]. Ces scripts reçoivent comme entrée un jeu de paramètres contenant les valeurs des paramètres de conception et fournissent automatiquement en sor-tie les valeurs des performances correspondantes en simulant une ''netlist''.

3.3.2 Réseau optique sur puce

Un réseau optique sur puce ONoC est un système multi-domaine pour la com-munication à vitesse élevée à l'intérieur d'une seule puce (system-on-chip) [89]. Au lieu de transmettre des données à travers des routes métalliques, l'ONoC convertit les signaux électriques en impulsions lumineuses et les transmet via un réseau de guides d‘ondes optiques (λ-routeur). La figure 3.5 représente le schéma de l’ONoC.

Figure 3.5Réseau optique sur puce ONoC

L'ONoC est composé de blocs numériques pour le contrôle de flux des données et de blocs analogiques et optiques pour convertir et moduler les données. En-semble, ces blocs composent les interfaces de transmission et de réception avec lesquels les processeurs, les mémoires et les autres blocs de propriété intellec-tuelle IP (Intellectual Property) peuvent communiquer. Dans ce qui suit, on s'intéresse uniquement à la synthèse de composants analogiques de l'ONoC : l'amplificateur de transimpédance (TIA) utilisé pour la réception et le circuit de commande optique utilisé dans la transmission.

3.3.3 Spécifications du circuit de commande optique

Un circuit de commande est un circuit utilisé pour commander un laser. Ce cir-cuit, représenté dans le schéma de la figure 3.6, est composé par deux sources de courant. Une première polarise le laser et un deuxième module l’information à transmettre. Le laser est connecté à la porte Vph, le signal numérique à trans-mettre est à la porte Vout.

Figure 3.6 Circuit de commande optique (Le laser est connecté à la porte Vph, le signal numérique à transmettre à la porte Vout)

Le problème d’optimisation de ce circuit réside à minimiser la surface S des transistors tout en gardant les deux courants de polarisation Ibias et de

modula-tion Imodulation à des niveaux requis par le laser. Les variables d'optimisation qui

dictent le comportement électrique du circuit sont respectivement la largeur Wi et la longueur Li de chaque transistor Mi. La surface S est calculée par la somme du produit des largeurs et des longueurs de chaque transistor. Le pro-blème d’optimisation est formulé comme suit :

Minimiser S (X��⃗)

Avec :

Ibias (X��⃗)= 100 µA

Imodulation (X��⃗)= 1mA

Où X est le vecteur composé des paramètres de conception (W1, L1, W2, L2, W3, L3, W4 et L4). Les intervalles de variation des paramètres du vecteur 𝑋⃗ sont fixées comme le montre le tableau 3.1.

Tableau 3.1 Intervalles des paramètres du circuit de commande optique

Paramètres de conception Intervalles W1(µm) L1 (µm) W2 (µm) L2 (µm) W3 (µm) L3 (µm) W4 (µm) L 4 (µm) [0.45, 50] [0.35, 30] [0.45, 50] [0.35, 30] [0.45, 50] [0.35, 30] [0.45, 50] [0.35, 30]

3.3.4 Spécification du circuit TIA

L’amplificateur de transimpédance TIA est utilisé dans la chaine de réception de l'ONoC. La structure du circuit TIA avec l’architecture de son amplificateur interne est illustrée dans la figure 3.7.

Figure 3.7 Schéma électrique du circuit TIA

Ce circuit permet de convertir un photocourant généré par une photodiode en une tension. La photodiode est modélisée par une capacité Cd. Les performances

du circuit TIA sont: le gain de transimpédance Zg, la bande passante BW, le facteur qualité Q, la puissance de consommation pwr et la surface des transis-tors S. La surface S est calculée par la somme du produit des largeurs Wi et des longueurs Li de chaque transistor Mi. Les expressions 3.1 et 3.2 représente res-pectivement les équations de S et de Q.

S = L1 × W1 + L2 × W2 + L3 × W3 (3.1)

Q = �RoutRf ∗ CdCl∗(1+Av)

1+Cd_Cl∗(1+_RoutRf ) [62] (3.2)