CPU (2) TD6

(1)

TD6

CPU (2)

(2)

2 Lignes de contrôle d'une ALU

(3)

+

a

_k

less

_k

CarryIn

CarryOut Op

0 1 2

Result b

_Invert

a

_Invert

0 1

M

_a

M

_b

M

_s

3 b

_k

+ a

₃₁

b

₃₁

CarryIn

CarryOut Op

0 1

2 Result

b

_Invert

a

_Invert

0 1

3 less

Set

2

(4)

4 a

₀

b

₀

a

₁

b

₁

a

₂

b

₂

a

₃

a

_inv

b

_neg ^CarryIn

CarryOut

b

₃

r

₃

r

₂

r

₁

r

₀

0 0 0

Set

Op

(5)

zero

r

₃

r

₂

r

₁

r

₀

a

₀

b

₀

a

₁

b

₁

a

₂

b

₂

a

₃

a

_inv

b

_neg ^CarryIn

CarryOut b

₃

0 0 0

Set

ligne de contrôle Zero ?

Op

(6)

6 a

₀

b

₀

a

₁

b

₁

a

₂

b

₂

a

₃

a

_inv

b

_neg ^CarryIn

CarryOut

b

₃

r

₃

r

₂

r

₁

r

₀

0 0 0

zero

Set

Op

Overflow

ligne de contrôle Overflow ?

(7)

a

_inv

b

_inv

CarryIn Op

₁

Op

₀

AND

OR

ADD

SUB

SLT

(8)

8 a

_inv

b

_inv

CarryIn Op

₁

Op

₀

AND 0 0 X 0 0

OR

ADD

SUB

SLT

(9)

a

_inv

b

_inv

CarryIn Op

₁

Op

₀

AND 0 0 X 0 0

OR 0 0 X 0 1

ADD

SUB

SLT

(10)

10 a

_inv

b

_inv

CarryIn Op

₁

Op

₀

AND 0 0 X 0 0

OR 0 0 X 0 1

ADD 0 0 0 1 0

SUB

SLT

(11)

a

_inv

b

_inv

CarryIn Op

₁

Op

₀

AND 0 0 X 0 0

OR 0 0 X 0 1

ADD 0 0 0 1 0

SUB 0 1 1 1 0

SLT

(12)

12 a

_inv

b

_inv

CarryIn Op

₁

Op

₀

AND 0 0 X 0 0

OR 0 0 X 0 1

ADD 0 0 0 1 0

SUB 0 1 1 1 0

SLT 0 1 1 1 1

a

_inv

b

_inv

Op

₁

Op

₀

AND 0 0 0 0

OR 0 0 0 1

ADD 0 0 1 0

SUB 0 1 1 0

SLT 0 1 1 1

(13)

Contrôle d'une ALU

(14)

14 a

b

ALU operation

CarryOut

Zero Result Overflow

32

4

(15)

Registres

Registre lecture #1 Registre lecture #2

Registre écriture Données

écriture

Données lecture #2 Données lecture #1

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

Données lues Lecture

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

RegDest Branch MemRead MemWrite

ALUOp MemtoReg ALUSrc RegWrite

Contrôle

16 instruction [31:26]

(16)

16

●

objectif :

●

trouver les 4 bits du code de contrôle de l'ALU à partir

– du type de l'instruction, défini par les 2 bits de ALUOp (type R, accès mémoire, saut conditionnel)

– du champ de fonction dans les cas des instructions de type R

(17)

●

instructions du processeur qui demandent l'utilisation de l'ALU

Type Code

(18)

18

●

instructions du processeur qui demandent l'utilisation de l'ALU

Type Code

accès mémoire LW accès mémoire SW saut conditionnel BEQ

type R ADD

type R SUB

type R AND

type R OR

type R SLT

(19)

●

utilisation de l'ALU ?

Type Code fonction

accès mémoire LW accès mémoire SW saut conditionnel BEQ

type R ADD

type R SUB

type R AND

type R OR

type R SLT

(20)

20

●

utilisation de l'ALU

Type Code fonction

accès mémoire LW add accès mémoire SW

saut conditionnel BEQ

type R ADD

type R SUB

type R AND

type R OR

type R SLT

(21)

●

utilisation de l'ALU

Type Code fonction

accès mémoire LW add accès mémoire SW add saut conditionnel BEQ

type R ADD

type R SUB

type R AND

type R OR

type R SLT

(22)

22

●

utilisation de l'ALU

Type Code fonction

accès mémoire LW add accès mémoire SW add saut conditionnel BEQ sub

type R ADD

type R SUB

type R AND

type R OR

type R SLT

(23)

●

utilisation de l'ALU

Type Code fonction

accès mémoire LW add accès mémoire SW add saut conditionnel BEQ sub

type R ADD add

type R SUB

type R AND

type R OR

type R SLT

(24)

24

●

utilisation de l'ALU

Type Code fonction

accès mémoire LW add accès mémoire SW add saut conditionnel BEQ sub

type R ADD add

type R SUB sub

type R AND

type R OR

type R SLT

(25)

●

utilisation de l'ALU

Type Code fonction

accès mémoire LW add accès mémoire SW add saut conditionnel BEQ sub

type R ADD add

type R SUB sub

type R AND and

type R OR

type R SLT

(26)

26

●

utilisation de l'ALU

Type Code fonction

accès mémoire LW add accès mémoire SW add saut conditionnel BEQ sub

type R ADD add

type R SUB sub

type R AND and

type R OR or

type R SLT

(27)

●

utilisation de l'ALU

Type Code fonction

accès mémoire LW add accès mémoire SW add saut conditionnel BEQ sub

type R ADD add

type R SUB sub

type R AND and

type R OR or

type R SLT slt

(28)

28

●

codes commandes ALU ?

●

addition

Type Code fonction Op

_3-0

accès mémoire LW add

accès mémoire SW add saut conditionnel BEQ sub

type R ADD add

type R SUB sub

type R AND and

type R OR or

type R SLT slt

(29)

●

codes commandes ALU

●

addition

Type Code fonction Op

_3-0

accès mémoire LW add 0010 accès mémoire SW add 0010 saut conditionnel BEQ sub

type R ADD add 0010

type R SUB sub

type R AND and

type R OR or

type R SLT slt

(30)

30

●

codes commandes ALU

●

soustraction

Type Code fonction Op

_3-0

accès mémoire LW add 0010 accès mémoire SW add 0010 saut conditionnel BEQ sub

type R ADD add 0010

type R SUB sub

type R AND and

type R OR or

type R SLT slt

(31)

●

codes commandes ALU

●

soustraction

Type Code fonction Op

_3-0

accès mémoire LW add 0010 accès mémoire SW add 0010 saut conditionnel BEQ sub 0110

type R ADD add 0010

type R SUB sub 0110

type R AND and

type R OR or

type R SLT slt

(32)

32

●

codes commandes ALU

●

and, or, slt

Type Code fonction Op

_3-0

accès mémoire LW add 0010 accès mémoire SW add 0010 saut conditionnel BEQ sub 0110

type R ADD add 0010

type R SUB sub 0110

type R AND and

type R OR or

type R SLT slt

(33)

●

codes commandes ALU

●

and, or, slt

Type Code fonction Op

_3-0

accès mémoire LW add 0010 accès mémoire SW add 0010 saut conditionnel BEQ sub 0110

type R ADD add 0010

type R SUB sub 0110

type R AND and 0000

type R OR or 0001

type R SLT slt 0111

(34)

34

●

champ de fonction et ALUOp pour obtenir les 4 bits de Op ?

Type Code fonction Op

_3-0

ALUOp Champ accès mémoire LW add 0010

accès mémoire SW add 0010 saut conditionnel BEQ sub 0110

type R ADD add 0010

type R SUB sub 0110

type R AND and 0000

type R OR or 0001

type R SLT slt 0111

(35)

●

champ de fonction et ALUOp pour obtenir les 4 bits de Op

Type Code fonction Op

_3-0

ALUOp Champ accès mémoire LW add 0010 00

accès mémoire SW add 0010 00 saut conditionnel BEQ sub 0110 01

type R ADD add 0010 10

type R SUB sub 0110 10

type R AND and 0000 10

type R OR or 0001 10

type R SLT slt 0111 10

défini uniquement pour les

instructions de type R

(36)

36

●

champ de fonction et ALUOp pour obtenir les 4 bits de Op

Type Code fonction Op

_3-0

ALUOp Champ accès mémoire LW add 0010 00

accès mémoire SW add 0010 00 saut conditionnel BEQ sub 0110 01

type R ADD add 0010 10 100000

type R SUB sub 0110 10 100010

type R AND and 0000 10 100100

type R OR or 0001 10 100101

type R SLT slt 0111 10 101010

(37)

●

champ de fonction et ALUOp pour obtenir les 4 bits de Op

Type Code fonction Op

_3-0

ALUOp Champ

accès mémoire LW add 0010 00 XXXXXX

accès mémoire SW add 0010 00 XXXXXX

saut conditionnel BEQ sub 0110 01 XXXXXX

type R ADD add 0010 10 100000

type R SUB sub 0110 10 100010

type R AND and 0000 10 100100

type R OR or 0001 10 100101

type R SLT slt 0111 10 101010

(38)

38

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

(39)

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 1 0

0 1 1 0

0 0 0 0

0 0 0 1

0 1 1 1

(40)

40

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 1 0

0 1 1 0

0 0 0 0

0 0 0 1

0 1 1 1

accès

mémoire

(41)

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

0 0 1 0

0 1 1 0

0 0 0 0

0 0 0 1

0 1 1 1

(42)

42

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

0 0 1 0

0 1 1 0

0 0 0 0

0 0 0 1

0 1 1 1

add

(43)

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 0 1 0 0 0 0 0 0 0 1 0

0 1 1 0

0 0 0 0

0 0 0 1

0 1 1 1

(44)

44

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 0 1 0 0 0 0 0 0 0 1 0

0 1 1 0

0 0 0 0

0 0 0 1

0 1 1 1

beq

(45)

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 0 1 0 0 0 0 0 0 0 1 0

0 1 X X X X X X 0 1 1 0

0 1 1 0

0 0 0 0

0 0 0 1

0 1 1 1

beq

(46)

46

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 0 1 0 0 0 0 0 0 0 1 0

0 1 X X X X X X 0 1 1 0

0 1 1 0

0 0 0 0

0 0 0 1

0 1 1 1

sub

(47)

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 0 1 0 0 0 0 0 0 0 1 0

0 1 X X X X X X 0 1 1 0

1 0 1 0 0 0 1 0 0 1 1 0

0 0 0 0

0 0 0 1

0 1 1 1

(48)

48

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération)

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 0 1 0 0 0 0 0 0 0 1 0

0 1 X X X X X X 0 1 1 0

1 0 1 0 0 0 1 0 0 1 1 0

0 0 0 0

0 0 0 1

0 1 1 1

and

(49)

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 0 1 0 0 0 0 0 0 0 1 0

0 1 X X X X X X 0 1 1 0

1 0 1 0 0 0 1 0 0 1 1 0

1 0 1 0 0 1 0 0 0 0 0 0

0 0 0 1

0 1 1 1

(50)

50

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 0 1 0 0 0 0 0 0 0 1 0

0 1 X X X X X X 0 1 1 0

1 0 1 0 0 0 1 0 0 1 1 0

1 0 1 0 0 1 0 0 0 0 0 0

0 0 0 1

0 1 1 1

or

(51)

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 0 1 0 0 0 0 0 0 0 1 0

0 1 X X X X X X 0 1 1 0

1 0 1 0 0 0 1 0 0 1 1 0

1 0 1 0 0 1 0 0 0 0 0 0

1 0 1 0 0 1 0 1 0 0 0 1

0 1 1 1

(52)

52

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 0 1 0 0 0 0 0 0 0 1 0

0 1 X X X X X X 0 1 1 0

1 0 1 0 0 0 1 0 0 1 1 0

1 0 1 0 0 1 0 0 0 0 0 0

1 0 1 0 0 1 0 1 0 0 0 1

0 1 1 1

slt

(53)

●

remplir la table de vérité pour les opérations de l'ALU

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 0 1 0 0 0 0 0 0 0 1 0

0 1 X X X X X X 0 1 1 0

1 0 1 0 0 0 1 0 0 1 1 0

1 0 1 0 0 1 0 0 0 0 0 0

1 0 1 0 0 1 0 1 0 0 0 1

1 0 1 0 1 0 1 0 0 1 1 1

(54)

54

●

simplifications ?

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 0 1 0 0 0 0 0 0 0 1 0

0 1 X X X X X X 0 1 1 0

1 0 1 0 0 0 1 0 0 1 1 0

1 0 1 0 0 1 0 0 0 0 0 0

1 0 1 0 0 1 0 1 0 0 0 1

1 0 1 0 1 0 1 0 0 1 1 1

(55)

●

simplifications

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 0 1 0 0 0 0 0 0 0 1 0

0 1 X X X X X X 0 1 1 0

1 0 1 0 0 0 1 0 0 1 1 0

1 0 1 0 0 1 0 0 0 0 0 0

1 0 1 0 0 1 0 1 0 0 0 1

1 0 1 0 1 0 1 0 0 1 1 1

(56)

56

●

simplifications

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 0 1 0 0 0 0 0 0 0 1 0

0 1 X X X X X X 0 1 1 0

1 0 1 0 0 0 1 0 0 1 1 0

1 0 1 0 0 1 0 0 0 0 0 0

1 0 1 0 0 1 0 1 0 0 0 1

1 0 1 0 1 0 1 0 0 1 1 1

●

11 n'est jamais utilisé

●

1X au lieu de 10

●

X1 au lieu de 01

(57)

●

simplifications

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 X 1 0 0 0 0 0 0 0 1 0

X 1 X X X X X X 0 1 1 0

1 X 1 0 0 0 1 0 0 1 1 0

1 X 1 0 0 1 0 0 0 0 0 0

1 X 1 0 0 1 0 1 0 0 0 1

1 X 1 0 1 0 1 0 0 1 1 1

●

11 nest jamais utilisé

●

1X au lieu de 10

●

X1 au lieu de 01

(58)

58

●

simplifications

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 X 1 0 0 0 0 0 0 0 1 0

X 1 X X X X X X 0 1 1 0

1 X 1 0 0 0 1 0 0 1 1 0

1 X 1 0 0 1 0 0 0 0 0 0

1 X 1 0 0 1 0 1 0 0 0 1

1 X 1 0 1 0 1 0 0 1 1 1

●

simplifications

(59)

●

simplifications

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 X 1 0 0 0 0 0 0 0 1 0

X 1 X X X X X X 0 1 1 0

1 X 1 0 0 0 1 0 0 1 1 0

1 X 1 0 0 1 0 0 0 0 0 0

1 X 1 0 0 1 0 1 0 0 0 1

1 X 1 0 1 0 1 0 0 1 1 1

●

quand F5 et F4 sont utilisés, ils sont toujours à 10

●

F5 et F4 non discriminants

(60)

60

●

simplifications

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 X X X 0 0 0 0 0 0 1 0

X 1 X X X X X X 0 1 1 0

1 X X X 0 0 1 0 0 1 1 0

1 X X X 0 1 0 0 0 0 0 0

1 X X X 0 1 0 1 0 0 0 1

1 X X X 1 0 1 0 0 1 1 1

●

quand F5 et F4 sont utilisés, ils sont toujours à 10

●

F5 et F4 non discriminants

(61)

●

en déduire les équations donnant les bits du code

d'opération de l'ALU en fonction de ALUOp et du champ de fonction

●

Op ₃ est toujours faux

(62)

62

●

Op ₂ est vrai pour

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

X 1 X X X X X X 0 1 1 0

1 X X X 0 0 1 0 0 1 1 0

1 X X X 1 0 1 0 0 1 1 0

(63)

●

Op ₂ est vrai pour

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0

X 1 X X X X X X

1 X X X 0 0 1 0

1 X X X 1 0 1 0

●

F3 est non discriminant

(64)

64

●

Op ₂ est vrai pour

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0

X 1 X X X X X X

1 X X X X 0 1 0

●

F3 est non discriminant

(65)

●

Op ₂ est vrai pour

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0

X 1 X X X X X X

1 X X X X 0 1 0

●

F3 est non discriminant

(66)

66

●

Op ₂ est vrai pour

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0

X 1 X X X X X X

1 X X X X 0 1 0

●

si on regarde maintenant les combinaisons pour lesquelles Op ₂ est faux

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0

0 0 X X X X X X

1 X X X 0 0 0 0

1 X X X 0 1 0 0

1 X X X 0 1 0 1

(67)

●

Op ₂ est vrai pour

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0

X 1 X X X X X X

1 X X X X 0 1 0

●

si on regarde maintenant les combinaisons pour lesquelles Op ₂ est faux

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0

0 0 X X X X X X

1 X X X 0 0 0 0

1 X X X 0 1 0 0

1 X X X 0 1 0 1

●

F1 toujours à 0

(68)

68

●

Op ₂ est vrai pour

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0

X 1 X X X X X X

1 X X X X 0 1 0

●

si on regarde maintenant les combinaisons pour lesquelles Op ₂ est faux

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0

0 0 X X X X X X

1 X X X 0 0 0 0

1 X X X 0 1 0 0

1 X X X 0 1 0 1

●

F1 toujours à 0

●

F0 et F2 non

discriminants

(69)

●

Op ₂ est vrai pour

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0

X 1 X X X X X X

1 X X X X X 1 X

Op ₂ = ALUOp ₀ + ALUOp ₁ .F1

(70)

70

●

Op ₁ est vrai pour

●

avec un raisonnement analogue au précédent, on détermine la table de vérité pour Op ₁ :

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

0 0 X X X X X X 0 0 1 0

1 X X X 0 0 0 0 0 0 1 0

X 1 X X X X X X 0 1 1 0

1 X X X 0 0 1 0 0 1 1 0

1 X X X 1 0 1 0 0 1 1 1

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0

0 X X X X X X X

X X X X X 0 X X

Op ₁ = ALUOp ₁ + F2

(71)

●

Op ₀ est vrai pour

ALUOp Champ de fonction Opération

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0 Op

₃

Op

₂

Op

₁

Op

₀

1 X X X 0 1 0 1 0 0 0 1

1 X X X 1 0 1 0 0 1 1 1

●

soit encore

ALUOp

₁

ALUOp

₀

F5 F4 F3 F2 F1 F0

1 X X X X X X 1

1 X X X 1 X X X

Op ₀ = ALUOp ₁ . ( F3+ F0)

(72)

72

● ○ ALUOp0

ALUOp1

F2 F1 F0

Op2

Op1 Op0

● F3 ○

(73)

Unité de contrôle de la CPU

(74)

74

●

objectif :

●

déterminer les valeurs que doivent prendre les différentes

lignes de commande

(75)

Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

(76)

76 ligne type R LW SW BEQ

Entrées

F31 F30 F29 F28 F27 F26

Sorties

RegDest

ALUSrc

MemtoReg

RegWrite

MemRead

MemWrite

Branch

ALUOP

₁

ALUOP

₀

(77)

ligne type R LW SW BEQ

Entrées

F31 F30 F29 F28 F27 F26

Sorties

RegDest ALUSrc MemtoReg RegWrite MemRead MemWrite Branch ALUOP

₁

ALUOP

Instructions de type R (F[31:26] = 0

₁₀

= 000000

₂

(78)

78 ligne type R LW SW BEQ

Entrées

F31 0

F30 0

F29 0

F28 0

F27 0

F26 0

Sorties

RegDest ALUSrc MemtoReg RegWrite MemRead MemWrite Branch ALUOP

₁

ALUOP

₀

Instructions de type R (F[31:26] = 0

₁₀

= 000000

₂

(79)

Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

(80)

80 Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

PC chargé

add $t1,$t2,$t3

(81)

Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

PC incrémenté

0

(82)

82 Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

$t2 et $t3 chargés dans

l'ALU

$t2 $t3

add $t1,$t2,$t3

0

(83)

Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

l'ALU fait l'addition 0

0

10

(84)

84 Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

add $t1,$t2,$t3 résultat chargé

dans $t1

$t1

10

(85)

ligne type R LW SW BEQ

Entrées

F31 0

F30 0

F29 0

F28 0

F27 0

F26 0

Sorties

RegDest 1

ALUSrc 0

MemtoReg 0

RegWrite 1

MemRead 0

MemWrite 0

Branch 0

ALUOP

₁

1 ALUOP 0

Instructions de type R (F[31:26] = 0

₁₀

= 000000

₂

(86)

86 ligne type R LW SW BEQ

Entrées

F31 0

F30 0

F29 0

F28 0

F27 0

F26 0

Sorties

RegDest 1

ALUSrc 0

MemtoReg 0

RegWrite 1

MemRead 0

MemWrite 0

Branch 0

ALUOP

₁

1 ALUOP

₀

0 Instructions de type LW (F[31:26] = 35

₁₀

= 100011

₂

(87)

ligne type R LW SW BEQ

Entrées

F31 0 1

F30 0 0

F29 0 0

F28 0 0

F27 0 1

F26 0 1

Sorties

RegDest 1

ALUSrc 0

MemtoReg 0

RegWrite 1

MemRead 0

MemWrite 0

Branch 0

ALUOP

₁

1 ALUOP 0

Instructions de type LW (F[31:26] = 35

₁₀

= 100011

₂

(88)

88 Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

lw $t1,offset($t2)

(89)

Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

PC

chargé

(90)

90 Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

lw $t1,offset($t2) PC

incrémenté

(91)

Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

$t2 $t2 lu et chargé dans l'ALU

offset étendu à 32 bits et

chargé dans l'ALU

(92)

92 Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

lw $t1,offset($t2)

offset + $t2 est

l'adresse mémoire

(93)

93 Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

lw $t1,offset($t2) le contenu de la mémoire est

$t1

(94)

94 ligne type R LW SW BEQ

Entrées

F31 0 1

F30 0 0

F29 0 0

F28 0 0

F27 0 1

F26 0 1

Sorties

RegDest 1 0

ALUSrc 0 1

MemtoReg 0 1

RegWrite 1 1

MemRead 0 1

MemWrite 0 0

Branch 0 0

ALUOP

₁

1 0

ALUOP

₀

0 0

Instructions de type LW (F[31:26] = 35

₁₀

= 100011

₂

(95)

ligne type R LW SW BEQ

Entrées

F31 0 1

F30 0 0

F29 0 0

F28 0 0

F27 0 1

F26 0 1

Sorties

RegDest 1 0

ALUSrc 0 1

MemtoReg 0 1

RegWrite 1 1

MemRead 0 1

MemWrite 0 0

Branch 0 0

ALUOP

₁

1 0

ALUOP 0 0

Instructions de type SW (F[31:26] = 43

₁₀

= 100111

₂

(96)

96 ligne type R LW SW BEQ

Entrées

F31 0 1 1

F30 0 0 0

F29 0 0 0

F28 0 0 1

F27 0 1 1

F26 0 1 1

Sorties

RegDest 1 0

ALUSrc 0 1

MemtoReg 0 1

RegWrite 1 1

MemRead 0 1

MemWrite 0 0

Branch 0 0

ALUOP

₁

1 0

ALUOP

₀

0 0

Instructions de type SW (F[31:26] = 43

₁₀

= 100111

₂

(97)

Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

(98)

98 Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

sw $t1,offset($t2)

PC

chargé

(99)

Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

PC

incrémenté

(100)

100 Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

sw $t1,offset($t2)

$t2 lu et chargé dans l'ALU

offset étendu à 32 bits et chargé dans l'ALU

$t2

(101)

Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

offset + $t2 est

l'adresse mémoire

(102)

102 Registres

écriture

Ext.

bit de signe

³²

ALU

M u x

Zéro Résultat

Mémoire données

Adresse

Données à écrire

M u x

adresse

Mém.

instr.

instruction (31:0)

PC

_Add

4

Add

Résultat

Décal.

gauche 2 bits

M u x

Source PC

M u x

instruction [25:21]

instruction [20:16]

instruction [15:11]

instruction [15:0]

instruction [5:0]

0

0 0

1 1

Contrôle ALU

Contrôle

sw $t1,offset($t2)

$t1

le contenu de $t1 est stocké

dans la mémoire

(103)

ligne type R LW SW BEQ

Entrées

F31 0 1 1

F30 0 0 0

F29 0 0 0

F28 0 0 1

F27 0 1 1

F26 0 1 1

Sorties

RegDest 1 0 X

ALUSrc 0 1 1

MemtoReg 0 1 X

RegWrite 1 1 0

MemRead 0 1 0

MemWrite 0 0 1

Branch 0 0 0

ALUOP

₁

1 0 0

ALUOP 0 0 0

Instructions de type SW (F[31:26] = 43

₁₀

= 100111

₂

(104)

104 ligne type R LW SW BEQ

Entrées

F31 0 1 1

F30 0 0 0

F29 0 0 0

F28 0 0 1

F27 0 1 1

F26 0 1 1

Sorties

RegDest 1 0 X

ALUSrc 0 1 1

MemtoReg 0 1 X

RegWrite 1 1 0

MemRead 0 1 0

MemWrite 0 0 1

Branch 0 0 0

ALUOP

₁

1 0 0

ALUOP

₀

0 0 0

Instructions de type BEQ (F[31:26] = 4

₁₀

= 000100

₂

(105)

ligne type R LW SW BEQ

Entrées

F31 0 1 1 0

F30 0 0 0 0

F29 0 0 0 0

F28 0 0 1 1

F27 0 1 1 0

F26 0 1 1 0

Sorties

RegDest 1 0 X

ALUSrc 0 1 1

MemtoReg 0 1 X

RegWrite 1 1 0

MemRead 0 1 0

MemWrite 0 0 1

Branch 0 0 0

ALUOP

₁

1 0 0

ALUOP 0 0 0

Instructions de type BEQ (F[31:26] = 4

₁₀

= 000100

₂