Problématique de l’intégration des capacités

Dans la majorité des systèmes électroniques, l’utilisation d’éléments de compensations, de décou- plages et autres composants de liaison n’est pas à exclure pour obtenir les performances souhaitées en termes de bruit et de stabilité (cas des systèmes bouclés en général). Ainsi, pour minimiser l’utilisation de composants externes et gagner en précision grâce à l’appariement des composants passifs, intégrer certaines des capacités utiles à notre architecture reste une option envisagée. En technologie CMOS ou BiCMOS, l’intégration de capacités de fortes valeurs (au delà d’une dizaine de picofarads) reste ce- pendant une contrainte par l’importance des surfaces occasionnées sur le silicium. En effet, les faibles valeurs de capacité par unité de surface (C) intrinsèques à la technologie sont directement imputées aux faibles constantes diélectriques (ε0× εr) et à l’écartement entre les électrodes (e) :

C=ε0εr

e ×W L = C×W L (2.5)

Nous allons donc faire un bilan des différents types de capacités disponibles en technologie S35. Puis nous allons investiguer la problématique de l’intégration d’un tirage électronique de la fréquence afin de satisfaire les applications de type VCXO : la diode varicap.

2.2.3.1 Les capacités intégrées en S35

La technologie 0,35 µm SiGe BiCMOS du fondeur Austriamicrosystems® _{met à disposition deux}

types de capacités (voir figure 1.23) : les capacités MIM (Metal Insulator Metal) et polysilicium ou PIP (Polysilicium Insulator Polysilicium) dont un comparatif est donné dans le tableau 2.3.

Une capacité MIM présente un facteur de qualité plus important qu’en polysilicium du fait de sa faible résistance série (résistance parasite de contact). De plus, l’isolation intrinsèque de ses électrodes vis-à-vis du substrat (métal2) la rend plus adaptée pour des applications hautes-fréquences comme ob- servé sur l’abaque de Smith en figure 2.6. Cependant, il reste la possibilité de venir ajouter des caissons supplémentaires pour atténuer les effets de substrat que ce soit pour l’une ou l’autre des capacités.

POLY MIM Couches utilisées poly1 - poly2 metal2 - metalc

Technologie CMOS, SiGe... SiGe

Masquages supplémentaires Non Oui

C[fF/µm2]a 0,9 1,25

Facteur de qualitéb _{+ +++}

a. Lien : http ://www.austriamicrosystems.com/eng/Products/Full-Service-Foundry/Process-Technology/SiGe- BiCMOS/0-35-mTechnology-Selection-Guide

b. Le facteur de qualité d’une capacité est fonction de sa résistance série Rs: Qcap= (RsCω0)−1

TABLE2.3 – Tableau comparatif entre capacités polysilicium (POLY) et capacités MIM.

FIGURE2.6 – Représentation en abaque de Smith de CPOLY (bleu) et CMIM(rose).

Cependant, bien que les contraintes technologiques ne permettent pas "encore" de rivaliser avec les valeurs nominales et les tolérances typiques d’un composant discret de même encombrement, l’intégra- tion de capacités dans un ASIC offre des avantages et des inconvénients plus ou moins similaires à ceux des résistances intégrées (tableau 2.4).

Avantages Inconvénients

• Précision sur le rapport obtenu (≤ ±1%) [81] • Tolérances de fabrication (±30%) [81]

• Appariement • Surface importante

• Influence du thermique • Réglage difficile

Pour notre application, nous avons choisi de mettre en œuvre ces deux types de capacités en pri- vilégiant l’utilisation des composants MIM dans la construction de nos étages RF. Les capacités en polysilicium seront par ailleurs utilisées pour adapter certaines compensations nécessaires au bon fonc- tionnement des structures de polarisation.

2.2.3.2 Le tirage électronique de la fréquence : la diode varicap

FIGURE2.7 – Varicap de type NMOS :

vue en coupe. La diode varicap est un composant actif dont la caracté-

ristique C−V évolue de manière quasi-linéaire sur une certaine gamme de tension. En technologie CMOS, ce type de compor- tement est obtenu en utilisant les propriétés intrinsèques d’une jonction PN pour laquelle la capacité de transition (ou capacité de la zone déplétée) C j varie suivant une loi de puissance en fonction de la tension à ses bornes (V ) [92] :

C j(V ) = _ Cj0 1 −_ψV

0

1/2 (2.6)

Avec Cj0= C j(V = 0) et ψ0 le potentiel de jonction. Dans la pratique, les diodes varicap pour des applications du type VCXO (ou VCO) intégrées sont réalisées à partir de jonctions PN55_{ou de structures} MOSFET [93]. Cette dernière, dont une vue en coupe est représentée en figure 2.7, obéit à la relation :

CMOS=

CoxCSi(V ) Cox+CSi(V )

+Cp (2.7)

La capacité CMOS est influencée par la capacité d’oxyde (Cox = εox/tox) et par les capacités para- sites (Cp) relatives aux défauts de fabrication (diffusion) et à la connectique. L’élément variable (CSi(V )) dépend alors de la tension de polarisation statique permettant ainsi de se placer dans une zone de fonc- tionnement particulière : accumulation, zone déplétée, inversion. Quelques informations qualitatives sont rapportées dans le tableau 2.5.

Caractéristiques Jonctions PN Structures MOSFET

Polarisation Inverse Inverse

Facteur de qualité +++ +

C_VAR + +++

Nombre de pads minimum 2 2

TABLE2.5 – Diodes varicap intégrées.

55. Les jonctions PN peuvent être architecturées dans le but d’améliorer le facteur de qualité (structures en îlots) ou d’aug- menter la valeur des capacités par unité de surface (structures matricielles ou interdigitées).

A titre d’exemple, nous avons simulé et représenté en figure 2.8 le tirage en fréquence introduit par une capacité placée en série avec un résonateur à quartz travaillant à 40 MHz. Nous remarquons alors que pour obtenir une faible variation de fréquence, la capacité équivalente est relativement importante par rapport au C_VAR typique pouvant être obtenu : 1 < C_VAR< 10 fF/µm2. Ainsi, l’intégration d’une

diode varicap dans un ASIC pour une application de ce type se retrouve limité par : – Les surfaces engendrées pour obtenir un faible tirage en fréquence (CVAR> 1 pF), – Les fortes valeurs de capacités dégradent le facteur de qualité (Q ∝ 1/C),

– L’effet des dispersions sur les valeurs typiques de CVAR, – La dynamique de tension admissible par la technologie.

FIGURE2.8 – Variation de fréquence en fonction de la capacité de tirage à 40 MHz sans effet du CLOAD. La fréquence de travail, la maîtrise des procédés et le respect des tolérances lors de la fabrication du résonateur et de l’électronique d’entretien restent des paramètres critiques conditionnant la possibilité d’intégrer une diode varicap dans un ASIC : CVAR, facteurs de qualité, surface silicium... Nous pouvons néanmoins noter l’intérêt scientifique porté sur l’intégration de ce type de composant lorsque l’on conçoit des dispositifs fonctionnant à des fréquences au-delà du gigahertz.