Contribution du bruit BF sur le bruit de phase

Comme nous l’avons mentionné précédemment, le bruit propre des étages de polarisation ne doit pas être négligé car il agit directement sur les performances de la cellule oscillateur. On observe alors une dégradation de la stabilité court-terme pouvant être importante et ce, du fait de la réinjection du bruit BF dans la boucle oscillatrice.

2.3.4.1 Influence du bruit propre des polarisations

Pour rendre compte de l’influence du bruit propre des polarisations sur le bruit de phase relevé en sortie des étages RF, nous avons simulé le circuit conformément au schéma de la figure 2.50. Ce dernier ne comporte alors que les cellules RF concernées (pads inclus) pour lesquelles les polarisations statiques sont générées à partir de sources de tension parfaites associées à leurs fichiers de bruit respectifs. Les données de bruit ayant été extraites par simulations.

FIGURE 2.50 – Schéma pour la simulation des effets du bruit propre des polarisations sur le bruit de

phase évalué en sortie des étages RF.

Pour réduire les temps de simulation, nous avons remplacé la branche motionnelle du résonateur par son équivalent source de courant sinusoïdale paramétrée selon les résultats obtenus suite à une analyse en grand-signal à 40 MHz tel que ˆIsource= I (Rm= −Rd). Ainsi, seule la contribution des électroniques va être prise en compte dans cette caractérisation du bruit de phase et le résonateur, considéré ici comme idéal, ne va pas avoir d’influence sur la réponse obtenue. Nous avons finalement représenté en figure 2.51 le bruit de phase unilatéral (L ( f ) en [dBc/Hz]) simulé lequel rend compte :

– Du cas idéal lorsque toutes les sources utilisées sont parfaites (sans bruit propre), – De la contribution de chacune des sources prises indépendamment,

– Du cas "réel" suite à l’activation de toutes les sources de bruit.

Dans la figure précédente, nous remarquons que le bruit propre des polarisations n’agit pas sur le bruit de phase proche porteuse, ce dernier se trouvant être limité par le bruit intrinsèque des étages RF développés. Toutefois à la fréquence de coupure basse du bruit BF (100 Hz), nous observons une dégra- dation non négligeable du plancher principalement causée par le LDO. Enfin, les remontées observées à partir de 600 kHz sont caractéristiques de la présence des harmoniques d’ordre supérieurs pris en compte lors de la simulation.

FIGURE2.51 – Bruit de phase simulé en sortie des étages RF (porteuse à 40 MHz) avec et sans contri-

bution du bruit propre des polarisations.

2.3.4.2 Amélioration du bruit de phase

FIGURE2.52 – Schéma pour la simulation du bruit de phase en sortie du système : effets du bruit propre

BF de la cellule oscillateur.

Dans cette partie, nous avons choisi de ne considérer que le rôle joué par la polarisation de la cellule oscillateur conformément au schéma en figure 2.52. Ainsi, à partir d’une représentation asymptotique du bruit propre typique de Vpol1, nous allons rendre compte de l’effet des contributions suivantes sur le bruit blanc de phase (Cf figure 2.53) :

– Du tracé asymptotique typique de la référence utilisée (Typ.), – D’une dégradation du plancher de 10 dB (Typ. +10 dB), – D’une amélioration du plancher de 10 dB (Typ. −10 dB),

– Des effets d’une référence de tension "état de l’art" placée en externe : la LTZ100065 _(Linear Technology) [101] qui présente un plancher de bruit inférieur à 50 nV/√ Hz66_.

FIGURE 2.53 – Tracés asymptotiques des ré-

ponses en bruit : polarisation de l’oscillateur (±10 dB de variations) et référence LTZ1000.

FIGURE2.54 – Simulation du bruit de phase à 40

MHz à partir les tracés de la figure 2.53.

Dans notre représentation asymptotique du bruit BF, nous avons choisi de ne pas considérer les effets du filtrage (passe-bas) fixant une seconde coupure aux alentours de 50 kHz. Par conséquent, nous observons une remontée du bruit blanc de phase de 14 dB (voir tableau 2.16). Différents moyens sont alors envisageables pour minimiser la dégradation du bruit de phase en sortie par les performances des étages de polarisation :

– Filtrer proprement la sortie de la référence de manière externe : coût silicium (2 pads) et compo- sants externes nécessaires.

– Agir sur la constitution de l’étage de polarisation pour en améliorer les performances : coûts relatifs importants (développement, fabrication et validation).

– Utiliser une référence de tension externe : composants externes requis. Filtrage passe-bas L_{( f )}

Avec −151 dBc/Hz

Sans −137 dBc/Hz

TABLE2.16 – Récapitulatif de l’effet d’un filtrage du bruit de la référence de tension sur le plancher de

bruit de phase.

65. La tension de référence est obtenue à partir d’une diode zener enfouie pour garantir de meilleures performances en bruit et une faible sensibilité à la température. Les inconvénients recensés pour ce type de structure sont principalement liés à sa consommation statique importante et à la forte valeur de tension en sortie (≥ 7 V). Les structures de type bandgap sont au contraire privilégiées pour fournir de faibles tensions en sortie.

66. Notons que la valeur donnée ici est une caractéristique du composant seul. Des composants additionnels sont toutefois nécessaires pour adapter cette référence à différentes applications, lesquels vont avoir une certaine incidence sur le bruit global en sortie : des exemples de montages sont proposés en [101].

2.3.5 Description des ASIC

En regroupant nos différentes cellules sur un même substrat, nous avons fait en sorte d’orienter les couches en polysilicium utilisées dans la fabrication des résistances (Poly2) et des grilles de transistors (Poly1) selon une direction privilégiée : Poly1⊥Poly2. Nous proposons ici une description succincte des deux ASIC référencés PuceXOv1 et Eliosc_v1 qui feront l’objet d’une caractérisation en section 2.4. 2.3.5.1 L’oscillateur intégré PuceXOv1

Cet ASIC, présenté dans le synoptique en figure 2.55, est composé de trois fonctions principales : l’oscillateur Colpitts, sa cellule de polarisation ajustable en externe et les étages RF de sortie (isolation, mise en forme et buffer adapté 50 Ω). Ces trois cellules, intégrées de manière à pouvoir être caractérisées indépendamment, sont placées stratégiquement pour minimiser les effets du routage extérieur au moment de la connexion. Le layout proposé en figure 2.56 comporte finalement 16 entrées/sorties réparties selon un pas de 250 µm.

FIGURE2.55 – Synoptique du design PuceXOv1. FIGURE 2.56 – Layout du design PuceXOv1 :

cellule oscillateur (¬), polarisation (­) et étages RF de sortie (®_).

2.3.5.2 Evolution du design ASIC : la puce Eliosc_v1

La puce Eliosc_v1, de surface identique à la précédente, est architecturée selon le synoptique de la figure 2.57. Elle comporte 28 entrées/sorties réparties suivant un pas de 200 µm. Dans ce design, nous avons fait le choix de connecter en interne les différentes cellules en conservant toutefois la possibilité d’augmenter, de manière externe, la valeur de certaines capacités (liaison, compensations, découplages). De plus, une régulation en température pour thermostater le résonateur a été intégrée en complément (applications OCXO), ce qui fera l’objet de notre prochain chapitre. Le layout est donné en figure 2.58.

FIGURE2.57 – Synoptique du design Eliosc_v1. FIGURE2.58 – Layout du design Eliosc_v1 : cel-

lules RF et polarisations.