Assemblage de circuits intégrés en microélectronique

Parmi les différentes techniques d’assemblage existantes pour assurer le maintien mécanique et la connexion électrique d’un circuit intégré avec l’extérieur, le wire bonding et le flip chip sont les plus utilisées à l’heure actuelle. Pour compléter la description effectuée en 1.3.1.3, nous avons choisi de les confronter qualitativement.

4.1.2.1 Wire bonding vs Flip chip

Des procédés similaires sont mis en œuvre pour connecter un circuit intégré par wire bonding ou par flip chip pour lesquels une brève description est donnée ci-dessous. Nous avons par ailleurs marqué d’un astérisque les procédés pouvant être utilisés spécifiquement lors d’un assemblage par flip chip.

– Thermocompression : Forte pression et température (300°C~500°C) sont combinées pour aider à la déformation des bumps89_{et accélérer le processus de diffusion des matériaux en contact.} – Thermosonic bonding : Les ultrasons sont utilisés en complément de la chaleur pour ramollir le

matériau et ainsi accélérer la soudure tout en minimisant pressions et températures (100°C~150°C). Ce principe a été adapté du wire bonding pour de l’assemblage flip chip à l’université du Colorado en 1995 [146, 147]. L’énergie ultrasonique étant transférée du substrat silicium de la puce vers les bumps déposés sur la face opposée, un contrôle rigoureux de l’énergie fournie est alors nécessaire pour ne pas faire apparaître des micro-fissures et ainsi détériorer la puce.

– Soudure* [148] : Il s’agit d’une technique de soudure par refusion pour laquelle les bumps (alliage Pb/Sn) sont déposés ou formés directement sur la surface prévue à cet effet. Pour réduire la fatigue thermique au moment de la connexion, des sous-couches métalliques de différentes natures sont généralement déposées sous le bump (UBM) comme montré en figure 4.1.

– Adhésifs électro-conducteurs* : L’adhésif est généralement composé d’un encapsulant (pâte ou résine polymère) qui est chargé de particules conductrices. Selon la nature de l’adhésif, la conduc- tion électrique s’opère soit dans une direction privilégiée (anisotrope) ou reste possible dans toutes les directions (isotrope) comme schématisé en figure 4.2. Cette méthode présente certains avan- tages comme de faibles températures de recuit, pas de nettoyage après le process, utilisation d’un pitch réduit (dépendant du diamètre des particules) et introduit peu de contraintes mécaniques lors de l’assemblage. Ce dernier avantage rend alors possible la connexion de la puce sur des substrats d’épaisseur réduites, voire flexibles. Ce procédé reste toutefois moins fiable que les précédents.

FIGURE 4.1 – Vue en coupe de l’UBM (Under

Bump Metallurgy) d’après la référence [149].

FIGURE 4.2 – Adhésifs électro-conducteurs de

type isotrope et anisotrope.

Connecter une puce par flip chip (thermocompression, thermosonic bonding) requiert une étape pré- liminaire consistant à venir déposer les différents bumps à l’aide, par exemple, d’une machine de ball bonding. Ainsi, en plus d’être avantageux d’un point de vue électrique (longueurs filaires réduites au minimum), un circuit intégré assemblé par flip chip occupera toujours une surface moindre (figure 4.3) qu’en utilisant du wire bonding dont les métallisations sont obligatoirement déportées (figure 4.4). Ces deux techniques d’assemblage sont confrontées qualitativement dans le tableau 4.2 construit à partir des informations tirées des références [55, 149, 150].

4.1.2.2 Le flip chip et ses contraintes

En flip chip, les bumps assurant la liaison électrique et mécanique entre la puce et le substrat sont sou- mis à des contraintes beaucoup plus importantes qu’en wire bonding. En effet, lorsque la compatibilité thermo-mécanique (CTE) puce/substrat n’est pas respectée, les bumps vont être soumis à des contraintes de type cisaillement qui sont favorables à la formation de craquelures dans le matériau. Ces dernières entraînant alors une dégradation de la tenue mécanique ainsi qu’une augmentation de la résistance élec-

FIGURE4.3 – Puce (rouge) et surface utile pour

le flip chip (noir) : 4 mm2_.

FIGURE4.4 – Zone vierge de toute connectique à

l’intérieur du rectangle noir (16 mm2_).

Critères Wire bonding (WB) Flip chip (FC) _,

Mécanique :

• Pas : _{Faible (wedge bonding ≤ 50 µm) [54] Important (≥ 200 µm)} WB

• Nombre E/S : ≤ 500 (périphérie de la puce) ≥ 500 (périphérie ou sur la surface) FC

• Accueil : Importante (∆S = Sdie× 300%) ∼= Sdie= 4 mm2 FC

• Contraintes : Faibles (flexibilité du fil) Critiques (cisaillement des bumps) WB Electrique :

• Performances : Lwire∼= 1 nH/mm Lbump≤ 0,1 nH FC

• Défauts : Localisation facile Localisation difficile (rayons X...) WB

Thermique :

• Compatibilité : - Underfill nécessaire WB

• Dissipation : Substrat Si (conduction + convection) Bumps + underfill (conduction), sub- strat Si (convection)

FC Production :

• Liaison : Dépose unitaire des fils Simultanéité des contacts FC

• Opérations : Collage puce, report des fils Réalisation des bumps, liaison, under- fill (dépôt + polymérisation)

WB Contraintes : Affaissement des fils Compatibilité CTE puce/substrat

Contrôle de la boucle (wire loop) Dépose d’un underfill

Vides et craquelures de l’underfill Contrôle de l’énergie ultrasonique TABLE4.2 – Comparaison qualitative entre un assemblage par wire bonding et flip chip.

trique au contact. En wire bonding, la flexibilité du fil prévient ce type de risques qui peuvent être encore minimisés en utilisant des substrats compatibles avec le silicium : les céramiques par exemple.

Cependant, pour conserver une bonne compatibilité entre deux matériaux de différentes natures tout en s’affranchissant des coûts non négligeables d’une céramique, il est possible de venir combler le vo- lume laissé vide entre la puce et le substrat à l’aide d’un underfill (Cf figure 4.5) qui va permettre d’as- surer une meilleure répartition des contraintes. L’underfill est une structure composite constituée d’une résine isolante (type époxy) mélangée à des particules (céramique, silice...) utilisées pour rendre com- patible ses propriétés physiques (module d’Young, CTE...) en fonction des éléments à assembler [151]. Après polymérisation de cette résine, il devient alors possible de rigidifier mécaniquement l’assemblage, protéger la surface active de l’ASIC où se situent les contacts électriques vis-à-vis des contraintes envi- ronnementales (humidité, poussières...) et améliorer la dissipation thermique de la puce.

FIGURE4.5 – Assemblage puce/substrat avec et sans underfill.

A partir des années 1990, le report de circuits intégrés par flip chip a connu un essor important par son implication dans les applications commerciales. Dès lors, de nombreux travaux sont mis en œuvre pour réduire les coûts de production relatifs à la dépose d’un underfill qui nécessite une étape supplémentaire dans le procédé d’assemblage. Les différentes études vont principalement se porter sur l’amélioration des paramètres suivants : vitesse d’écoulement et temps de polymérisation. De nouveaux types d’underfills ont ainsi vu le jour [152] dans le but :

– d’augmenter la vitesse d’écoulement lors de la dépose par capillarité (fast flow underfills [153]), – de réduire les temps de polymérisation en remplaçant les underfills "liquides" par des underfills

solides pour lesquels le recuit du polymère et la liaison électrique est effectuée simultanément (no flow underfills [154]),

– d’être adaptés au remplacement de puces défectueuses (dispositifs multi-puces) sans dégrader le substrat et ses métallisations (reworkable underfills [155, 156]).

Les underfills commerciaux, dont la durée de vie est limitée, requièrent un conditionnement rigou- reux et des outillages spécifiques pour être utilisés dans les meilleures conditions. Des études ont montré par ailleurs qu’il est possible de s’affranchir du rôle d’un underfill en modifiant localement les propriétés du substrat [157].