Caractérisation entrée/sortie

Plusieurs composants ont été caractérisés an d'obtenir un état électrique initial avant les tests de vieillissement. La première étape de la dénition de cet état initial passe par un ensemble de mesures électriques statiques : Réseau IDS-VDS pulsé, courbe d'entrée/sortie Id(Vg) et calcul de la transconductance.

2.3.1 Réseau IDS-VDS pulsé

Le réseau statique de sortie du composant IDS-VDS est la première caractérisation eec-tuée sur le composant. Pour éviter au maximum les phénomènes d'auto-échauement, cette mesure s'eectue en mode pulsé à l'aide d'un traceur de la société AMCAD Engineering. La forme d'onde des impulsions envoyées est dénie de manière à avoir un rapport cyclique inférieur à 1%, tout en étant susamment longue an de permettre au courant de s'établir dans le pulse. Pour les composants d'étude, la largeur de pulse est dénie à 3 µs (mesure entre 2 et 2.4 µs), le rapport cyclique étant de 0.3% an de rester athermique le plus possible. La température de semelle est xée pour ces caractérisations à 35°C : Dans le cadre des vieillissements la température sera élevée, les amplicateurs seront donc placés sur des réchaueurs constitués de résistances chauantes. Or, il n'est pas possible de refroidir

su-Figure 2.13  Dissociation des éléments au sein du contact ohmique. Des inclusions riches en Titane sont visibles dans le GaN.

Figure 2.14  Pointé EDX dans la zone d'intérêt (contact ohmique de drain).

samment la semelle du transistor lorsque la température de la salle dépasse les 25°C. C'est pour cela qu'une température de 35°C a été dénie pour ce type de caractérisations, qui feront partie des mesures de reprise pendant le vieillissement longue durée.

repos(VGS0,VDS0) = (0V,0V) est standard. Le point (VGS0,VDS0) = (-7V,0V) permet d'ai-der à quantier les éventuels eets de piégeage au niveau de la grille tandis que le point (VGS0,VDS0) = (-7V,50V) permet d'obtenir les eets de pièges au niveau de la grille et du drain à la fois. La tension de drain de pulse varie de 0 V à 20 V par pas de 1V alors que la tension de grille varie de -3V (état pincé) à 0V par pas de 0.1V.

Le réseau de sortie d'un composant à l'état vierge au point de repos (VGS0,VDS0) = (0V,0V) est présenté en gure2.15, on obtient : IDSS=0.43 A/mm et Vcoude=4V pour VGS= 0V. On peut observer une légère baisse du courant de drain à canal complètement ouvert et à Vd>10 V, caractéristique d'un léger eet d'auto-échauement malgré nos mesures en mode pulsé. La mesure à (VGS0,VDS0) = (-7V,0V) ne comporte globalement aucune diérence avec la première courbe. Les phénomènes de gate-lag sont donc globalement absents sur ce genre de mesures.

Cependant, sur les mesures à (VGS0,VDS0) = (-7V,50V), le courant moyen est nettement plus faible qu'à (0V,0V) : à Vd=10V, le courant de drain n'est pas encore complètement saturé et on obtient IDS=0.3 A/mm. Les fortes variations de tension de drain auront donc un net impact sur les performances du composant, caractéristique du drain-lag. Ces appellations gate-lag et drain-lag sont utiles pour représenter le caractère phénoménologique de l'impact des pièges sur les caractéristiques IV pulsé des composants. Cependant, les pièges au niveau de la grille ainsi qu'au niveau du drain étant dicilement dissociables sur ce genre de mesures, des mesures dédiées sont nécessaires an de statuer sur leur localisation.

0 2 4 6 8 10 12 14 16 18 20 0,0 0,1 0,2 0,3 0,4 0,5 Vgs = -2V Vgs = -1,5V Vgs = -1V Vgs = -0,5V I D S ( A / m m ) V DS (V) I DSS = 0,43 A/mm point de repos : (V GS0 ,V DS0 ) = (0V,0V) Vgs = 0V

Figure 2.15  Réseau IDS-VDS d'un composant à l'état neuf au point de fonctionnement (VGS0,VDS0) = (0V,0V).

0 2 4 6 8 10 12 14 16 18 20 0,00 0,05 0,10 0,15 0,20 0,25 0,30 0,35 0,40 point de repos : (V GS0 ,V DS0 ) = (-7V,50V) Vgs = -1,5V I D S ( A / m m ) V DS (V) Vgs = -1V Vgs = -0,5V Vgs = 0V Ids@Vd = 10V = 0,3 A/mm

Figure 2.16  Réseau IDS-VDS d'un composant à l'état neuf au point de fonctionnement (VGS0,VDS0) = (-7V,50V). Le courant moyen est très nettement inférieur, signe de l'impact des pièges.

2.3.2 Mesures IDS-VGS

A partir de ces mesures, le réseau d'entrée/sortie de chaque composant est extrait pour une tension Vd donnée. On s'intéressera ici à la zone saturée (Vd=10V). La gure2.17 présente ces réseaux pour un composant neuf à trois points de repos. De la même manière que le réseau de sortie, les points de repos (0V,0V) et (-7V,0V) sont équivalents. La tension de pincement est extraite autour de -1.9V (conforme à la datasheet d'UMS, donnant VP autour de -2V). Cependant, la mesure à (-7V,50V) montre une nette diérence de tension de pincement :

V_P=-1.5 V, ce qui démontre l'eet très important des phénomènes de pièges lors de fortes variation de Vd (drain-lag).

La gure2.18permet d'observer la dispersion technologique sur ce genre de caractéristique pour 6 composants au point de repos (0V,0V). Le courant de drain varie relativement peu : ∆IDSS = 0.04A/mm comme la tension de pincement ∆VP = 0.2V. La même dispersion sur ces paramètres est observée au point de repos (-7V, 50V), malgré les phénomènes parasites de pièges pouvant induire une plus grande distribution dans les caractéristiques.

2.3.3 Extraction de la transconductance

A partir de ces réseaux d'entrée/sortie, il est possible d'extraire la transconductance gm=∂Id

∂V g (pour Vd=10V) du composant. La caractéristique Id(Vg) est d'abord ajustée à l'aide d'une spline cubique dont les paramètres sont récupérés pour dénir sa dérivée.

-2,5 -2,0 -1,5 -1,0 -0,5 0,0 0,5 0,0 0,5 1,0 1,5 2,0 2,5 3,0 3,5 4,0 V p_2 = -1,5 V I d ( A ) Vg (V) (Vgs 0 ,Vds 0 ) = (0V,0V) (Vgs 0 ,Vds 0 ) = (-7V,0V) (Vgs 0 ,Vds 0 ) = (-7V,50V) V p_1 = -1,9 V

Figure 2.17  Courbes d'entrée/sortie d'un composant neuf à trois points de repos diérents, Vd=10V. -3,0 -2,5 -2,0 -1,5 -1,0 -0,5 0,0 0,0 0,1 0,2 0,3 0,4 0,5 V Pm ax = -1,8V Idss 2 = 0,42 A/mm I d ( A / m m ) Vg (V) A1 (0 V,0 V) A2 (0 V,0 V) A4 (0 V,0 V) A5 (0 V,0 V) A6 (0 V,0 V) A7 (0 V,0 V)

Dispersion sur différents composants à (0V, 0V) Idss 1 = 0,46 A/mm V Pm in = -2V

Figure 2.18  Dispersion du réseau entrée/sortie sur plusieurs composants à l'état neuf, Vd=10V et (VGS0,VDS0) = (0V,0V).

Les réseaux IDS-VDS et IDS-VGSmesurés pour les points de repos (VGS0,VDS0) = (0V,0V) et (-7V,0V) étant les mêmes, l'extraction de la transconductance montre bien évidemment les mêmes résultats (gure2.19). La diérence des courbes vers VGS=0V provient d'un artefact d'extraction, la dérivée du réseau entrée/sortie étant très sensible à toute variation de Id. Au point de repos (-7V,50V), on observe à la fois la diérence de tension de pincement (décrochement de la courbe) ainsi que la variation du maximum de transconductance.

Comme pour le courant de saturation, le maximum de gm va s'abaisser entre les deux conditions (∆gmmax= 32mS/mm). De plus, la tension pour laquelle on obtient le maximum de gm va se décaler vers les tensions positives lorsque l'on fait intervenir fortement les pièges (∆V = 0.2V ), ce qui est probablement dû à la variation de VP, puisque l'on a le même ordre de grandeur de diérence de tension.

-3,0 -2,5 -2,0 -1,5 -1,0 -0,5 0,0 0,00 0,05 0,10 0,15 0,20 0,25 0,30 g m ( S / m m ) Vg (V) A12, t=0, Vd=10V, (0,0) A12, t=0, Vd=10V, (-7,0) A12, t=0, Vd=10V, (-7,50) gm m ax 0,236 S/mm -1,03 V 0,204 S/mm -0,83 V V P

Figure 2.19  Extraction de la transconductance sur un composant vierge, pour trois points de fonctionnement.