CHAPITRE 2 : Le détecteur XPAD3.2 S270
2.4 Architecture électronique du détecteur XPAD et de son ordinateur de contrôle
Un détecteur à pixels hybrides est composé de trois ensembles numérotés , et sur la figure
2.22. Les deux premiers constituent le détecteur lui-même, le troisième est dans le PC de contrôle, ce troisième ensemble n'est nécessaire que pour les grands détecteurs de plus de deux modules. Pour les petits détecteurs, une petite connexion USB rapide peut suffire.
Le premier ensemble est le : chip capteur hybridé au chip électronique, par module de 7
98
détection ; c'est le cœur véritable du détecteur où se trouvent les centaines de milliers de micro détecteurs ponctuels, où se situe toute l'innovation et toutes les particularités des détecteurs pixels. Cette partie, commune à tous les détecteur pixels a été présentée dans le détail au chapitre 1 § 1.7.
Viennent ensuite deux ensembles électronique et micro-informatique qui servent à gérer les
micro-détecteurs pixels, à piloter le détecteur et à lire les images. Ces deux parties quoique réalisées avec de l'électronique relativement standard sont néanmoins très importantes car elles peuvent limiter les performances globales du détecteur. Ces parties peuvent être très différentes d'un détecteur pixel à l'autre et amener à des performances très différentes notamment en termes de vitesse de lecture. Ce sont précisément ces particularités qui nous ont amené à choisir le détecteur XPAD plutôt que le détecteur PILATUS il y a cinq ans, car seul XPAD permettait alors de lire les images avec une vitesse de 1 à 2 ms quel que soit la surface de détection et d'avoir un
firmware personnalisé. Aujourd'hui, la dernière version de détecteurs à pixels hybrides de DECTRIS : EIGER est beaucoup plus performante que le PILATUS (mais à un prix beaucoup plus élevé).
Le deuxième ensemble est composé de l'électronique embarquée dans le détecteur, c'est à dire des cartes électroniques avec les FPGA, de la mémoire rapide SRAM et des interfaces pour les
fibres optiques.
Pour XPAD, le choix de la parallélisation massive a été fait ; il y a un FPGA pour chaque module
de 7 chips. Cela permet une lecture parallèle de tous les chips et donc une vitesse de lecture de
l'image entière égale à la vitesse de lecture d'un seul chip. Ces images lues par les FPGA peuvent
alors soit être mémorisées dans la mémoire SRAM à l'intérieur du détecteur, soit être envoyées à l'extérieur du détecteur via un ensemble de fibres optiques. Chaque Carte FPGA gère une connexion avec les fibres optiques pour permettre une lecture en parallèle des modules depuis l'ordinateur de contrôle. Ce choix de un FPGA par module permet aussi de disposer d'une puissance de traitement importante à l'intérieur du détecteur. Le firmware de ces FPGA est développé par la société ImXPAD qui peut proposer une personnalisation du traitement des images à l'intérieur du détecteur (voir mode IPI dans le paragraphe suivant).
Le troisième ensemble est constitué d'une carte opto-électronique commerciale pouvant gérer
plusieurs paires de fibres optiques et les firmwares et softwares associés. Cette carte, constituée
par des interfaces fibres optiques, un FPGA et de la mémoire rapide, est insérée dans le PC de
contrôle. Le Centre de Physique des Particules de Marseille (CPPM), a développé le firmware de
99
gérer XPAD en dialoguant avec le firmware présent à l'intérieur de XPAD et en utilisant les
fonctions de ce firmware interne, d'envoyer les fichiers de calibrations au détecteur, de lire les
images issues du détecteur. Ces images sont stockées dans la mémoire rapide de la carte et
peuvent ensuite être envoyées à la mémoire centrale de l'ordinateur par DMA (Direct Memory
Access). Tout ce système permet une lecture rapide de l'image quel que soit la taille du détecteur. Ce firmware permet également à la carte de dialoguer avec le microprocesseur de l'ordinateur via
les bus système. Le CPPM a développé un driver pour ce couple carte/firmware et une
bibliothèque de fonction en C (XPIX). Cette bibliothèque de fonction est appelable par le
programme utilisateur en C et elle permet d'accéder aux fonctions implémentées dans le firmware
ImXPAD du détecteur. La société ImXPAD nous a livré le détecteur avec un logiciel en C qui gère à haut niveau toutes les fonctions du détecteur en appelant la bibliothèque XPIX. Nous disposions des sources de ce logiciel, ce qui nous a permis de le modifier pour pouvoir interfacer l'utilisation du détecteur avec nos expériences. On peut soit modifier directement ce logiciel, soit le reprendre partiellement en gardant les parties qui gèrent l'enchainement des commandes XPIX avec les bonnes syntaxes et les bons paramètres, pour reconstruire un nouveau logiciel utilisateur au besoin.
Remarque importante sur la dynamique et sur la vitesse de lecture : Avec le chip XPAD3, la
dynamique de comptage est séparée en deux parties. Au niveau du chip électronique, le comptage
se fait, pour chaque pixel, sur 12 bits avec un 13ème bit dit de débordement. Ce 13ème bit est lu
régulièrement (typiquement toutes les 4 ms), pendant l'acquisition d'une image longue, par le FPGA qui va compter ce bit de débordement pour chaque pixel et le sauvegarder sous la forme d'une image intermédiaire qui sera donc constituée des bits de poids forts. A la fin de l'acquisition,
le FPGA va aller lire les 12 bits du chip qui vont constituer les bits de poids faibles de l'image
finale. Ces 12 bits de poids faibles sont mis à la suite des bits de poids fort (comptage du 13ème bit)
mémorisées dans l'image intermédiaire pour constituer l'image finale. On peut choisir à l'écriture du firmware du FPGA combien de bit de dynamique on veut pour l'image intermédiaire. Typiquement l'image intermédiaire est de 20 bits ce qui donne au final une dynamique de 12 + 20 = 32 bits. Pratiquement il n'y a "aucune" limite à la taille de l'image intermédiaire, mais avec 32 bits on peut déjà compter 4 milliards de photons par pixel ce qui devrait suffire.
Avec une vitesse de rafraichissement du 13ème bit de 4 ms, on peut compter 4096 photons par
pixels en 4 ms soit 1 million de photons par seconde, ce qui est au-delà de la limite du taux de comptage maximum autorisé (temps mort, linéarité).
100
La fréquence maximale d'acquisition des images de 750 Hz est donnée pour des images de 12 bits, lues directement sur les chips sans passer par une image intermédiaire. Notons qu'à cette vitesse d'acquisition, on ne peut pas saturer les 12 bits. Si l'on veut utiliser des images de 32 bits, en fonction des expériences que l'on souhaite réaliser, on peut choisir entre une lecture moins rapide des images ou bien un stockage rapide des images dans la mémoire SRAM du détecteur (environ
500 images). Pour faire des collectes en mode shutterless, c'est un de ces 2 modes qu'il faudra
choisir (chapitre 3 § 3.7). Pour nos expériences en temps résolu, avec des images 32 bits, nous avons opté pour une troisième solution présentée dans le paragraphe suivant.
102