• Aucun résultat trouvé

Examen ERII 3

N/A
N/A
Protected

Academic year: 2022

Partager "Examen ERII 3"

Copied!
2
0
0

Texte intégral

(1)

Examen ERII 3

ème

Année Systèmes Logiques Mai 2012

Documents autorisés: une feuille de notes format A4

Problème 1 : Soit la fonction logique f(a,b,c,d) dont l'image décimale est {0,1,5,6,8,9,10,14}, a est le bit de poids fort.

a) Donner la 1ere forme de Lagrange de f (1ère forme canonique) b) Donner la 2eme forme de Lagrange de f (2ème forme canonique)

c) Donner la forme de Reed-Muller de f (forme canonique dans le champ de Galois) d) Donner une forme réduite (si possible minimale) de la fonction

e) Donner le logigramme de la fonction exprimé avec des opérateurs (INV, AND2, OR2) AND2 et OR2 sont les opérateurs « AND » et « OR » 2 entrées.

f) Donner le logigramme de la fonction exprimé avec des opérateurs (INV, NAND2, NOR2) NAND2 et NOR2 sont les opérateurs « NAND » et « NOR » 2 entrées.

Problème 2 :

Concevoir un dispositif commandé par un signal C1 réalisant soit l’addition soit la soustraction de deux nombres A et B de n bits exprimés en code « Signe, Valeur absolue ».

Le résultat S est également exprimé en code « Signe, Valeur absolue ».

Seule la description de l’architecture générale et l’expression des signaux de commande des différents blocs fonctionnels est demandée. La structure interne des blocs fonctionnels de type additionneur, soustracteur, comparateur, multiplexeur, etc … est supposée connue.

C1 = 0 => Addition C1 = 1 => Soustraction

Problème 3 :

a) Concevoir un circuit logique à structure itérative réalisant le complément à 2 de mots binaires de n bits. L’entrée E est disponible en parallèle et la sortie S est également fournie en parallèle.

b) Concevoir un dispositif commandé par deux signaux C1et C2 permettant de réaliser les

opérations suivantes sur deux nombres A et B de n bits exprimés en code « complément à 2 ». Le résultat S est également exprimé en code « Complément à 2 ».

C1C2

0 0 S = -A 0 1 S = A-B 1 0 S = -A+B 1 1 S = -A-B

C2 C1

A B

S

Figure 2

C1

A B

S

Figure 1 +/-

(2)

Problème 4 :

a) A base de bascule D et de portes logiques, concevoir une bascule D disposant de signaux de "Clear" et "Preset" synchrones (Mise à 0 ou à 1 de la sortie sur le front actif de l'horloge).

b) A base de bascule D et de portes, réaliser une bascule T.

c) A base de bascule T (fonctionnant sur fronts montants) et de portes, concevoir un compteur/décompteur par 10 disposant de 3 entrées (INIB, RAZ, CPT), d’une entrée H (Horloge) et de sorties Qi (i = 1 à 4) et répondant au cahier des charges suivant :

Si INIB=1 : Qi conserve la même valeur quels que soient les autres signaux d’entrée.

Si INIB=0 :

Si un front montant se produit sur l’horloge (H) alors : Si RAZ=1 : Qi = 0

Si RAZ=0 :

Si CPT=0 : Comptage (par 10) Si CPT=1 : Décomptage (par 10) Sinon Q conserve la même valeur

Références