TSVP
Examen EII 3
èmeAnnée Systèmes Logiques Juin 2013
Documents autorisés: une feuille de notes format A4
Problème 1 :
Construire une mémoire de 2 mots de 4 bits contenus dans 2 registres R1 et R2, disposant également d’un registre de sortie RS.
Cette mémoire doit posséder un système d’adressage permettant de sélectionner le registre R1 ou R2 que l’on veut lire (transfert dans RS) ou dans lequel on veut écrire le mot d’entrée E. Tous les transferts entre registres seront opérés en //.
Cette mémoire doit posséder 3 modes de fonctionnement disjoints - un mode d’écriture d’un mot d’entrée “E” dans R1 ou R2, - un mode de lecture de R1 ou R2 dans un registre de sortie “RS”,
- un mode qui préserve le contenu de R1 et R2 quand il n’est pas demandé de lecture ou d’écriture.
On précisera notamment :
- Le rôle et la fonctionnalité de chacune des entrées nécessaire au fonctionnement de la mémoire,
- le fonctionnement des éléments utilisés (registre, blocs logiques) sans rentrer dans la structure interne de ces éléments,
- La connectique reliant tous les éléments de la mémoire,
- Les fonctions appliquées sur les signaux de commande des éléments de la mémoire.
Problème 2 :
Concevoir un dispositif commandé par un signal C réalisant soit l’addition soit la soustraction de deux nombres A et B de n bits exprimés en code « Signe, Valeur absolue ».
Le résultat S est également exprimé en code « Signe, Valeur absolue ».
Seule la description de l’architecture générale et l’expression des signaux de commande des différents blocs fonctionnels est demandée. La structure interne des blocs fonctionnels de type additionneur, soustracteur, comparateur, multiplexeur, etc … est supposée connue.
C = 0 => Addition C = 1 => Soustraction
Problème 3 :
a) Concevoir un circuit logique à structure itérative réalisant le complément à 2 de mots binaires de n bits. L’entrée E est disponible en parallèle et la sortie S est également fournie en parallèle.
b) Concevoir un dispositif commandé par un signal C réalisant soit l’addition soit la soustraction de deux nombres A et B de n bits exprimés en code « complément à 2 ».
Le résultat S est également exprimé en code « Complément à 2 ».
Problème 4 :
a) A base de bascule D et de portes logiques, concevoir une bascule D disposant de signaux de "Clear" et "Preset" synchrones (Mise à 0 ou à 1 de la sortie sur le front actif de l'horloge).
TSVP
b) A base de bascule D (fonctionnant sur fronts montants) et de portes, concevoir un compteur/décompteur par 10 disposant de 3 entrées (INIB, CPT), d’une entrée H (Horloge) et de sorties Qi (i = 1 à 4) et répondant au cahier des charges suivant :
Si INIB=1 : Qi conserve la même valeur quels que soient les autres signaux d’entrée.
Si INIB=0 :
Si un front montant se produit sur l’horloge (H) alors : Si CPT=0 : Comptage (par 10)
Si CPT=1 : Décomptage (par 10) Sinon Q conserve la même valeur
