Conception et mise en œuvre d’un convertisseur DC/DC
4.2V en technologie CMOS 0.18 um
Mémoire
Anita Ebrahemyan Masihi
Maîtrise en génie électrique - avec mémoire
Maître ès sciences (M. Sc.)
Conception et mise en œuvre d’un convertisseur
DC/DC 4.2V en technologie CMOS 0.18µm
Mémoire
Anita Ebrahemyan Masihi
Sous la direction de: Benoit Gosselin
Résumé
Ce travail porte sur la conception d’un circuit intégré d’un convertisseur DC/DC qui est basé sur la topologie BOOST avec le logiciel de Cadence.
Les exigences énergétiques modernes et les progrès de l’électronique de puissance ont permis de développer l’utilisation de convertisseurs DC/DC. Ces convertisseurs permettent de générer une tension d’alimentation appropriée avec la meilleure efficacité possible.
La conception de convertisseurs DC/DC à haute efficacité devient de plus en plus importante, car les appareils électroniques portables à piles sont très demandés. Le convertisseur est gé-néralement composé d’un étage de commutation de puissance et d’un circuit de contrôle à réaction. Parmi les divers éléments de circuit du convertisseur de tension, l’amplificateur d’er-reur, l’oscillateur et le comparateur du circuit jouent un rôle crucial dans la performance du contrôle de rétroaction, qui nécessite une réponse dynamique rapide.
Afin de fournir une alimentation totalement intégrée de faible puissance, un convertisseur élévateur DC/DC avec l’oscillateur intégré a été conçu avec un processus CMOS standard de 0.18µm. Le circuit du convertisseur proposé utilise un circuit de commande en mode tension à modulation de largeur d’impulsions (PWM), pour augmenter la basse tension d’une batterie de 1.42V ∼ 1.8V à une tension de sortie de 4.2V , à une fréquence d’horloge de 1MHz. Dans cette conception, on réduit efficacement la taille de l’inductance grâce à l’utilisation d’une fréquence de fonctionnement plus élevée.
Alors que la tension de sortie peut être ajustée avec des résistances externes, une majorité d’éléments sont également intégrés à l’intérieur de la puce (y compris l’étage de sortie, le transistor MOSFET de puissance et la diode), nécessitant un nombre minimal de composants hors puce.
Ce document présente les étapes de réalisation de ce convertisseur. Les étapes de conception sont décrites et une simulation avec le logiciel de Cadence est faite, pour concevoir la puce avec la technologie TSMC CMOS 0.18 µm. Les résultats de la simulation montrent le bon fonctionnement de la solution proposée, car elle fournit une efficacité maximale de 88%. L’ob-jectif principal du projet est la diminution du coût et la réduction du nombre de composants hors de la puce. Cette puce pourrait être utilisée dans différents systèmes comme les systèmes
biomédicaux implantables, les systèmes avec la tension d’entrée très petite avec des restrictions d’espace.
Abstract
In this thesis, we propose a DC/DC converter circuit to generate a high-supply voltage from a low-voltage source, like a small battery, with a smaller chip area and higher efficiency. The proposed DC/DC converter circuit utilizes a fixed-frequency pulse-width-modulation voltage-mode control circuit and an improved BOOST topology to increase the low-voltage of a battery from 1.42V to 1.8V to an output voltage of 4.2V , at a clock frequency of 1MHZ, while most commercially available BOOST converters do not operate at voltages below 1.8V . Compared to previous solutions, this design effectively reduces the size of the inductor through the utiliza-tion of a higher operating frequency. While the output voltage can be adjusted with external resistors, most of elements are also integrated inside the chip (including the output stage, the power MOSFET and the diode), requiring a minimum number of off-chip components. The simulation results show the successful operation of the proposed solution as it provides a maximum efficiency of 88%, a load current of 20mA, and excellent load regulation (less than 1.5%). This document presents the steps of realization of this converter, the design steps are described and a simulation of Cadence in 0.18µ CMOS technology. The main objective of the project is the reduction of the cost and the number of components out of chip. This chip could be used in different systems like implantable biomedical system and the system with very small input voltage with space restriction.
Table des matières
Résumé iii
Abstract v
Table des matières vi
Liste des tableaux viii
Liste des figures ix
Liste des abréviations, sigles, acronymes xi
Remerciements xiii
Introduction 1
1 Introduction et revue de littérature 5
1.1 Convertisseur DC/DC . . . 5
1.2 Fonctionnement de base de convertisseur survolteur . . . 10
1.3 Rétroaction, contrôle, stabilisation de boucle. . . 16
1.4 Oscillateur RC . . . 18
2 Design 22 2.1 L’amplificateur de source commune . . . 22
2.2 Le Comparateur . . . 32 2.3 NAND . . . 35 2.4 NOT . . . 37 2.5 La simulation d’oscillateur . . . 38 2.6 La bascule SR . . . 39 2.7 Délai . . . 41 2.8 Les tensions VH et VL. . . 45
3 Dimensionnement, calcul et choix des éléments 46 3.1 Fréquence de convertisseur . . . 46
3.2 Inductance . . . 48
3.3 Condensateur . . . 50
3.4 Diode . . . 51
4 Le schéma et les résultats expérimentaux 54
4.1 Le schéma . . . 54
4.2 La simulation du routage (post layout simulation). . . 57
4.3 La fabrication de la puce. . . 62
4.4 Les résultats expérimentaux . . . 63
4.5 Analyse comparative . . . 68
Conclusion 69
Liste des tableaux
2.1 Spécification de l’ampli-op. . . 30
2.2 Les paramètres pour conception de l’ampli-op. . . 31
2.3 Les paramètres pour conception de comparateur. . . 34
2.4 Les paramètres pour conception de comparateur fonction de NAND. . . 36
2.5 Les paramètres pour conception de NOT. . . 38
2.6 Les paramètres pour régler la fréquence de commutation. . . 39
3.1 Les caractéristiques de l’inductance fixe. . . 50
3.2 Les paramètres pour conception pour les transistors à commutation. . . 53
4.1 La configuration des pattes. . . 58
4.2 Le résultat de la régulation avec la simulation de post layout. . . 61
4.3 Résumé des performances. . . 62
4.4 Le résultat de la régulation expérimental. . . 67
Liste des figures
0.1 Schématique de DC/DC.. . . 4
1.1 Schéma de convertisseur linéaire [1]. . . 6
1.2 Schéma d’un convertisseur DC/DC à pompe de charge [1]. . . 7
1.3 Pompe de charge de Dickson [2]. . . 8
1.4 Pompe de charge de Fibonacci. . . 9
1.5 Pompe de charge CTS [3]. . . 9
1.6 Fonctionnement de base de convertisseur survolteur . . . 10
1.7 (a) SW1 est à l’état ON, le courant circule dans l’inductance, (b) SW1 est à l’état OFF, l’énergie dans l’inductance est transférée à la sortie. . . 10
1.8 (a) La tension de transistor (b) le courant de la charge (c) le courant du tran-sistor (d) le courant de la diode. . . 11
1.9 Convertisseur BOOST avec le bloc de contrôle. . . 12
1.10 Le schéma de régulateur BOOST,(a) l’énergie stockée dans L1 pendant la pé-riode d’amorçage T1 est transmise à la sortie via D1 à une tension de sortie plus élevée lorsque T1 est bloquée et que la polarité L1 est inversée (b) la tension de PWM.(c) le courant de transistor (d) le courant de diode. . . 14
1.11 La mode de tension de convertisseur survolteur. . . 15
1.12 La sortie EA et la rampe. . . 17
1.13 Oscillateur RC. . . 19
1.14 La source de courant. . . 20
1.15 L’amplificateur de source commun. . . 20
2.1 Op-AMP. . . 22
2.2 Deux étages CMOS ampli-op. . . 23
2.3 Circuit simplifié pour première ordre [4] . . . 28
2.4 Modèle de petit signal [4]. . . 29
2.5 La phase à un gain de 0 dB. . . 31
2.6 Réponse de AC– dB20.. . . 32
2.7 Phase marge – dB20. . . 32
2.8 Le comparateur. . . 33
2.9 Comparateur à deux étages. . . 34
2.10 Réponse AC. . . 35
2.11 Gain. . . 35
2.12 CMOS NAND. . . 36
2.13 Le résultat de NAND. . . 37
2.14 NOT. . . 37
2.16 Oscillateur RC. . . 39
2.17 Le résultat de simulation la partie d’oscillateur, (a) ramp, (b) CK. . . 40
2.18 La bascule SR. . . 40
2.19 Le schéma de SR. . . 40
2.20 La simulation de SR. . . 41
2.21 Délai de porte NOT. . . 41
2.22 Délai des transistors. . . 42
2.23 Délai avec gate NOT. . . 42
2.24 Délai de porte NOT. . . 43
2.25 Le trigger de Schmitt. . . 43
2.26 Simulation pour la protection contre une sous-tension, la tension d’entrée en rouge et la tension de sortie en bleu. . . 44
2.27 Les tensions VH et VL. . . 44
2.28 Le résultat de simulation de VH en rouge et VL en bleu. . . 45
3.1 Convertisseur élévateur. . . 49
3.2 N-MOSFET. . . 52
4.1 Schéma principale du convertisseur BOOST.. . . 55
4.2 Le schéma de convertisseur BOOST. . . 56
4.3 Le schéma de convertisseur BOOST. . . 56
4.4 Schéma pour les transistors. . . 57
4.5 La division de transistor de puissance. . . 57
4.6 Le schéma pour tester le convertisseur avec le logiciel Cadence (Test bench). . . 58
4.7 Le résultat de simulation (a) rampe, (b) CK. . . 59
4.8 Le résultat de simulation (a) la tension de drain du transistor de commutation, (b) la sortie de PWM. . . 59
4.9 La tension de sortie. . . 60
4.10 Le résultat de simulation avec le logiciel Cadence signal en dent en scie en rouge et Ck en bleu.. . . 60
4.11 Le résultat de simulation post-masques (a) PWM (b) le signal en dent de scie (c)Drain du transistor (d) la tension de la sortie. . . 61
4.12 Le courant de l’inductance. . . 61
4.13 Liaison par fil de la puce (Wire bonding). . . 63
4.14 Schématique de DC/DC.. . . 64
4.15 PCB de DC/DC. . . 64
4.16 Montage de test. . . 65
4.17 Le signal en dent de scie. . . 65
4.18 Le signal CK qui a la même fréquence que le signal en dent de scie. . . 65
4.19 La tension PWM.. . . 66
4.20 La tension de sortie. . . 66
4.21 l’efficacité de conversion, l’efficacité de post layout simulation en rouge et l’ef-ficacité expérimental en bleu. . . 67
Liste des abréviations, sigles,
acronymes
Ct Condensateur d’oscillateur
CMOS Technologie de fabrication de semi-conducteurs Cout(min) Le condensateur minimum de sortie
COX condensateur de grille par unité de surface
Cmin(IN ) condensateur céramique minimal µF
D Rapport cyclique fsw La fréquence de commutation GND la masse I Courant Is Courant de Rt Ich Courant de charge Idch Courant de décharge
Iout(max) Maximum courant de sortie ID courant drain source
L Inductance
L la longueur du transistor
MLI Modulation de largeur d’impulsions MOSFET Transistor à effet de champ à grille isolée
NAND Opération logique représentant la fonction NOT-ET NOR Opération logique représentant la fonction NOT-OU PCB Printed Circuit Board (circuit imprimé)
PWM Pluse width modulation
P puissance
Rdc Résistance DC
Ron la résistance à l’allumage
Rt Résistance d’oscillateur
SCH schématique
ton Le temps pour allumage
VCt Tension sur Ct
Vin Tension d’entrée
VD La tension directe de la diode
VH Tension de référence, 800mv
VL Tension de référence, 350mv
Vref Tension de référence, 700mv
Vramp Tension du signal en dents de scie
VDD Tension d’entrée pour les transistors
Vk Tension aux bornes de la diode
Vf b Tension aux bornes des résistances de feedback
Vpwm Tension de sortie de PWM
Vtn ension de seuil du transistor
Ve Tension de sortie de l’amplificateur d’erreur
Vout Tension de sortie
Vgs tension grille-source
Vef f tension effective grille-source
∆Vout Ondulation souhaitée de tension de sortie
W la largeur du transistor µo mobilité des électrons
Remerciements
J’aimerais tout d’abord remercier mon superviseur de recherche, Dr Benoit Gosselin professeur à l’Université Laval pour ses conseils pertinents, sa confiance et son suivi durant ma maitrise. Grâce à ses encouragements et son encadrement, j’ai pu réaliser mon projet.
Je tiens à remercier l’ensemble des personnes du laboratoire pour leur accueil chaleureux. J’ai eu la chance de travailler avec des collèges fantastiques. Mes remerciements vont aussi à l’ensemble des enseignants qui ont contribué à ma formation éducative.
Je tiens à remercier ma famille pour leur amour, leur soutien tout au long de mes études à l’Université Laval.
Introduction
Les progrès de l’électronique de puissance ont permis de développer l’utilisation de convertis-seurs DC/DC de plus en plus performants et courants dans de nombreuses applications. La modélisation et le contrôle des convertisseurs DC-DC (DC-courant continu) ont attiré beau-coup d’attention. Cela est dû à leurs utilisations accrues dans diverses applications, telles que la régulation de tension [5], l’interfaçage d’énergie renouvelable [6][7], la recharge de véhicules électriques [8], etc.
Alors que la technologie des semi-conducteurs intégrés avance, les concepteurs de ces systèmes mettent l’accent sur la taille et le poids comme caractéristiques importantes de leurs produits. De plus, les appareils portables alimentés par batterie sont utilisés dans de nombreuses appli-cations. La vie de la batterie est aussi une préoccupation dans les applications biomédicales. Étant donné que le remplacement de la batterie nécessite une intervention, une longue durée de vie des batteries est un objectif important. Cela se fait normalement en réduisant la dis-sipation de puissance et la tension d’alimentation [9]. L’utilisation de convertisseurs DC/DC devient indispensable pour économiser la batterie.
L’efficacité, la taille et le coût sont les principaux avantages des convertisseurs de puissance à commutation, par rapport aux convertisseurs linéaires, même pour des niveaux de puis-sance faibles. La conception d’un convertisseur DC-DC haute efficacité dépend du circuit de contrôle, qui est composé de la partie de la commutation, d’un filtre LC et du retour du circuit (rétroaction). Les circuits, dans les nouvelles technologies, fonctionnent plus rapidement (pour augmenter le rendement et l’efficacité) et sont plus petits [10].
L’utilisation de circuits à découpage permet d’effectuer la conversion avec un rendement très élevé. Il faut définir certains paramètres pour optimiser l’efficacité [11]. En outre, nous devons prendre soin de sélectionner les composants externes appropriés. Bien que la fréquence de commutation n’affecte pas directement la tension de sortie, elle a également un effet important sur la conception de l’alimentation. En général, une fréquence de commutation plus élevée permet d’utiliser une inductance et des condensateurs plus petits [5].
Le fonctionnement à haute fréquence donne au régulateur de commutation une plus grande largeur de bande et une diminution de la réponse transitoire. Une plus petite inductance réduite
également la taille et le coût de l’alimentation. Au cours des dernières décennies, en raison de la croissance de la microélectronique et de la technologie des semi-conducteurs, les produits électroniques deviennent petits et plus complexes, et ils ont joué un rôle très important dans le façonnement de la société humaine.
Le développement des appareils électroniques a beaucoup avancé dans la technologie biomé-dicale, ce qui fait que divers types d’appareils électroniques implantables sont utilisés pour les soins de santé personnels.
C’est évidant qu’aucun appareil électronique ne peut fonctionner sans alimentation. Par consé-quent, les dispositifs biomédicaux implantables doivent être alimentés par certaines alimenta-tions électriques.
Ces appareils utilisent généralement de minuscules piles assemblées sur les appareils comme source d’alimentation. Mais en conséquence, un grand défi se présente, c’est comment les batteries peuvent être remplacées ou rechargées lorsque l’énergie est épuisée. De toute évidence, il est assez difficile de remplacer les batteries des dispositifs biomédicaux qui ont été implantés dans le corps humain. Par conséquent, de nombreux efforts ont été faits pour explorer une méthode efficace pour réaliser des alimentations électriques rechargeables.
Problématique
Plusieurs systèmes de convertisseur DC/DC existent sur le marché et sont décrits dans la littérature scientifique [12]s. Par contre, ils ne sont pas utilisés à côté d’autres systèmes dans une même puce [13].
Les dispositifs biomédicaux implantables requièrent une certaine alimentation électrique. Dif-férents systèmes biomédicaux fonctionnent avec une pile de 4V qui prend beaucoup d’espace. Mais, ces appareils peuvent aussi utiliser une minuscule pile 1.8V et en tirer une haute tension. Ainsi, un convertisseur survolteur est utilisé pour augmenter le niveau de tension de la batterie jusqu’à 4V et un courant élevé (maximum 20mA) à partir de la pile basse tension.
Le défi
Pour minimiser la taille, nous avons décidé d’implémenter tous les composants à l’intérieur, mais le défi de cette méthode est que le condensateur de l’oscillateur est trop grand pour l’intégrer dans la puce. Par contre, il est relativement petit à l’extérieur de la puce [14]. De plus, en plaçant le condensateur de l’oscillateur à l’extérieur, le réglage de fréquence est aussi à notre disposition.
Nous ne pouvons intégrer l’inductance aussi à l’intérieur. La raison est qu’une grande induc-tance demande une grande surface et une petite résisinduc-tance en série, et que son intégration
réduirait considérablement l’efficacité du convertisseur élévateur. L’autre défi est le temps de fabrication qui est très long.
Contributions
La conception des différents paramètres est un élément important pour obtenir les perfor-mances optimales. En règle générale, un convertisseur d’alimentation DC/DC contient les principaux composants suivants :
— Composants passifs
— Dispositifs actifs (commutateurs et diodes à semi-conducteurs) — Circuits de commande
Cependant, le dimensionnement et le critère de sélection de ces paramètres dépendent forte-ment des différents facteurs comme la puissance nominale, la topologie utilisée, la fréquence de fonctionnement, le type d’application, etc. Par conséquent, la conception et l’optimisation sont les principaux axes de recherche [15].
Les principales contributions de ce travail comprennent la conception d’un convertisseur et la fabrication de la puce.
Dans ce mémoire, une conception détaillée a été présentée, incluant la sélection de la technique de contrôle appropriée, l’implémentation au niveau transistor, la conception du routage et, à la fin, la fabrication de la puce. On obtient une efficacité de conversion de puissance élevée (88%) et une tension de sortie stable sur de larges plages de tension d’entrée et de courant de charge.
En général, les interrupteurs d’alimentation sont les composants les plus consommateurs de surface dans un convertisseur DC-DC, à l’exception du condensateur. En utilisant la structure proposée dans ce mémoire pour l’implantation du layout de MOSFET, nous pouvons non seulement économiser de l’espace, mais également réduire la résistance parasite.
Les résultats de la simulation ont montré que le convertisseur DC-DC survolteur proposé peut atteindre une efficacité à 88% sur une plage de tension d’entrée 1.4 ∼ 1.8V .
Objectifs de recherche
L’objectif final de ce travail est de concevoir un convertisseur continu-continu qui utilise un circuit de contrôle de PWM à fréquence fixe pour augmenter l’efficacité et minimiser la taille. L’étage de sortie, le MOSFET de puissance, la diode ainsi que tous les autres éléments sont intégrées à l’intérieur de la puce. La topologie en mode tension est préférée pour la simplicité. Bien que la fréquence de commutation n’affecte pas directement la tension de sortie, elle a
Figure 0.1 – Schématique de DC/DC.
également un effet important sur la conception de l’alimentation. En général, une fréquence de commutation plus élevée permet d’utiliser une inductance et des condensateurs plus petits. En raison de leur efficacité élevée (88%), de leur taille et de leur coût réduit, les convertisseurs à découpage ont remplacé aux blocs d’alimentation linéaires classique même pour des niveaux de puissances faibles. L’alimentation pour le convertisseur de survolteur peut provenir de n’importe quelle source DC appropriée, telle que batteries, panneaux solaires, générateurs et redresseurs DC. Pour ce projet la source est une batterie 1.8V .
Le convertisseur DC/DC est présenté sur la figure 0.1et sera décrit plus en détail.
Ce mémoire est organisé comme suit : le chapitre 1 présente une recherche sur les topologies de convertisseur DC/DC, l’étude détaillée de la topologie BOOST est aussi la conception de l’oscillateur RC.
Le chapitre 2 décrit la conception des différentes parties de système. Le choix des éléments à l’extérieur de chip est détaillé au chapitre 3. Les résultats de la simulation de la post-layout du convertisseur BOOST conçu et les résultats expérimentaux sont présentés au chapitre 4. Enfin, le chapitre Conclusion vient conclure ce mémoire.
Chapitre 1
Introduction et revue de littérature
1.1
Convertisseur DC/DC
Le convertisseur DC/DC est un circuit électronique capable de convertir une tension conti-nue en une autre tension conticonti-nue. Il a été largement utilisé pour la régulation des tensions d’alimentation des appareils électroniques portables.
Les dispositifs électroniques actuels sont généralement constitués de plusieurs sous circuits, dont chacun nécessite sa propre tension d’alimentation qui diffère de la tension fournie par la batterie. Un convertisseur peut agir comme un survolteur [16] ou un dévolteur [17].
Ce chapitre se concentre sur la recherche d’une topologie de convertisseur DC/DC basse ten-sion. Pour le convertisseur DC-DC, l’efficacité de conversion de puissance est généralement la considération la plus importante. Nous nous intéressons dans ce travail à la très faible puissance, inférieure au watt. Deux fonctions sont importantes dans la réalisation des conver-tisseurs, à savoir la modification et la régulation du niveau de tension.
Il existe trois méthodes fondamentales pour obtenir la conversion DC/DC. La première utilise la conversion de tension linéaire sur les diviseurs résistifs. Le principe de ce convertisseur peut s’expliquer à l’aide de la figure 1.1[1]. La tension désirée est obtenue à partir du diviseur de tension résistif, composé d’une résistance variable Rseries et d’une résistance constante Rload
Le circuit de contrôle ajuste la valeur de la résistance variable de manière à réguler la tension de sortie souhaitée. Ce type de convertisseur, où la tension de sortie est générée par une division de la tension d’entrée, ne peut agir que comme dévolteur [18]. Un autre inconvénient de cette méthode est le faible rendement de conversion de puissance [1].
η = Pout Pin
= VoutIo
Vin(Io+ Ic) (1.1)
Figure 1.1 – Schéma de convertisseur linéaire [1].
du convertisseur de tension linéaire illustré à la figure 1.1 [1]. L’efficacité sera encore pire lorsque le taux de conversion Vout
Vin de la tension est faible et le courant de contrôle est élevé Ic.
Cependant, étant donné que le circuit de commande est simple et qu’aucune grande inductance ni condensateur ne sont nécessaire, la mise en œuvre de ce type de convertisseur est simple [1].
La deuxième approche, pour mettre en œuvre un convertisseur DC/DC, consiste à utiliser un circuit de pompe de charge pour réaliser un survolteur ou un dévolteur [12]. Dans ce type de convertisseur DC-DC, il existe des condensateurs de stockage d’énergie et des interrupteurs d’alimentation.
La topologie du circuit est modifiée en activant et désactivant périodiquement les interrupteurs d’alimentation, réalisant ainsi la conversion de tension [19].
Les pompes de charge sont des circuits qui peuvent augmenter la charge pour produire des tensions supérieures à la tension d’alimentation normale. Ce type de convertisseur DC-DC est construit à partir de condensateurs, de diodes et d’interrupteurs d’alimentation. En allumant et en éteignant périodiquement les interrupteurs d’alimentation, ils permettent la conversion de tension. La pompe de charge est conçue pour les faibles courants uniquement et produit de très petites interférences électromagnétiques (EMI) [20]. L’absence d’inductance et de trans-formateurs permets des circuits de petites dimensions [19].
La figure1.2[1] montre le circuit et le principe de fonctionnement d’un convertisseur DC/DC à pompe de charge en mode élévateur. Dans la première phase, le condensateur C1 est connecté
à la source de tension d’entrée, l’énergie provenant de l’entrée est stockée dans C1. Dans la
deuxième phase, l’énergie stockée dans le condensateur C1est transmise au condensateur Cload
La tension de sortie de ce type de convertisseur peut être exprimée par l’équation 1.2[1].
Vout=
2RLfswC1
1 + RLfswC1
Vin (1.2)
Selon l’expression de1.2, si 2RLfswC1 est supérieur à 1, ce circuit agit un élévateur de tension
Figure 1.2 – Schéma d’un convertisseur DC/DC à pompe de charge [1].
de convertisseur, le rendement peut arriver à 100% [2]. Mais en réalité, étant donné que les pertes de puissance des commutations de puissance et les pertes des autres éléments de ce convertisseur sont non négligeables, et que le circuit de contrôle complexe nécessaire pour contrôler de nombreux interrupteurs d’alimentation consomme beaucoup d’énergie, l’efficacité de ce type de convertisseur n’est pas aussi parfaite que prévu. Mais cette efficacité est meilleure que la première méthode [21].
Alors que le fonctionnement des équipements électroniques dépend d’une source d’alimentation donnée, les convertisseurs DC/DC sont utilisé pour l’alimentation interne de ces équipements. Ils règlent la tension d’entrée sur une valeur inférieure ou supérieure. Les convertisseurs DC/DC classiques sont basés sur des inductances pour stocker l’énergie magnétique. Les pompes de charges sont adaptées à une puissance de sortie plus faible et à une dimension plus petite. La pompe de charge Dickson est bien connue [2]. Le rapport entre la tension de sortie et la tension d’entrée est directement proportionnel au nombre d’étages de la pompe de charge de Dickson.
Une pompe de charge Dickson est illustrée à Figure 1.3 [2]. Elle utilise deux horloges en antiphase, pour faire passer des charges le long de la chaine de NMOS connectée par une diode. Les condensateurs de pompage étant chargés et déchargés à chaque demi-cycle d’horloge [22]. En supposant que les composants sont idéaux et que toutes les tensions de nœud internes V1− Vin commencent à 0V , le nœud V1 se chargera sur V1 = Vin− Vt, où Vt est la tension
Figure 1.3 – Pompe de charge de Dickson [2].
0V à Vin, la tension de V1 sera augmentée à V1 = Vin− Vt+ Vin = 2Vin− Vt , car la tension
aux bornes d’un condensateur ne peut pas changer instantanément. Pendant cette phase, le NMOS connecté par la diode empêche le courant de revenir de V1 dans le nœud d’entrée et la
charge dans C1 est partagée avec C2. La tension à V2 est chargée à V2= 0.5V1, en supposant
que C1 = C2 et que le transfert de changement parfait se produise. Dans la seconde moitié
de la phase d’horloge, lorsque CLKB bascule de 0V à Vin, V1 est à une nouvelle charge à
V1 = Vin− Vt, tandis que V2 est renforcée à V2 = 0.5V1+ Vin et la charge dans C2 est partagée
avec C3 [1].
Le processus se répète en faisant passer des charges plus loin dans la chaine de condensateurs, chargeant ainsi chacun des nœuds internes et Cout. Lorsque l’équilibre de charge est atteint,
la tension à la sortie de la pompe de charge à N étages peut être exprimée selon l’équation
1.3 : Vin+ ∆V
Vout= (N + 1)(Vin− Vt) (1.3)
À mesure que les tensions d’alimentation se rapprochent des tensions de seuil de processus, la chute de Vt et l’effet de corps de la pompe de charge de Dickson la rendent inutilisable [22].
La pompe de charge Dickson est facile à intégrer, mais elle a un gain de tension relativement faible. Dans un cas idéal, le gain de tension de chaque étage est le même qu’une amplitude de l’horloge utilisée [21].
La pompe de charge Fibonacci est un remplacement idéal pour la pompe de charge de Dickson, en particulier pour une tension de sortie supérieure que la tension d’entrée. Ces convertisseurs sont utilisés dans le domaine des faibles puissances (quelques watts). Le schéma la pompe de charge Fibonacci est illustrée à la figure 1.4. Les tensions des nœuds individuels V1 à V4 en régime permanent parodique sont progressivement décalées autour du multiple du gain de tension du premier étage [23].
Les pompes de charge MOS utilisent les commutateurs de transfert de charge (CTS) pour diriger le flux de charge et générer une tension de sortie augmentée [3]. Le schéma est montré
Figure 1.4 – Pompe de charge de Fibonacci.
à la figure 1.5. Ce circuit utilise des transistors PMOS comme diode au lieu de NMOS , pour éliminer les chutes de tension de seuil.
La troisième méthode pour réaliser la conversion de tension DC/DC, est au moyen d’une combinaison d’une inductance et d’un condensateur. Ce type de convertisseur est aussi connu sous le nom de convertisseur DC/DC à découpage, dont le principe de fonctionnement est semblable au convertisseur à pompe de charge. En allumant et en éteignant les commutateurs de puissance, l’énergie provenant de la source de tension d’entrée est périodiquement stockée dans l’inductance et transférée au condensateur de charge. Cela permet d’augmenter ou de diminuer la tension [24]. La figure1.6s montre le circuit et le principe de fonctionnement d’un convertisseur survolteur basé sur une inductance. Les détails sont expliqués à section1.2. Parmi les trois méthodes fondamentales présentées ci-dessus pour la mise en œuvre du convertisseur DC/DC, nous pouvons constater que chaque méthode a ses avantages et ses inconvénients. Afin de choisir la meilleure solution pour une conception spécifique de convertisseur DC/DC, le concepteur doit choisir quelles spécifications sont les plus importantes. Dans cette thèse, le rendement de convertisseur de puissance et la taille sont les principales spécifications. Alors, nous choisissions la troisième méthode.
1.2
Fonctionnement de base de convertisseur survolteur
Un convertisseur de puissance élévateur augmente la tension d’entrée pour produire une tension de sortie plus élevée. L’avantage d’un régulateur à mode de commutation est son efficacité élevée, sa taille compacte et son coût faible. Généralement, toute alimentation de base de commutation comprend les mêmes composants de base : deux commutateurs (un transistor MOSFET, et une diode), une inductance et un condensateur qui sont placés à la sortie [18]. La configuration du convertisseur élévateur est illustrée à la figure 1.6[24].
En régime permanent, la tension moyenne de l’inductance doit être égale à zéro, ce qui signifie que l’énergie circulant dans l’inductance est égale à l’énergie qui sort de l’inductance sur un cycle complet de commutation [24].
Le fonctionnement du convertisseur élévateur est assez simple. Avec une inductance et deux commutateurs, qui contrôlent l’inductance [25]. Il alterne entre la connexion de l’inductance à la tension d’alimentation pour stocker de l’énergie dans l’inductance et le déchargement de l’inductance dans la charge. Quand l’interrupteur SW1 est à l’état fermé (ON) et que l’in-terrupteur SW2 est ouvert, tel qu’ illustré à la figure 1.7 (a) [18]. Le courant circule dans l’inductance L et le courant augmente. Le signal est montré à la figure1.8Quand le commuta-teur d’alimentation SW1 est à l’état ON, l’énergie est stockée dans l’inductance et la tension aux bornes de l’inductance est simplement la tension d’entrée Vdd.
Pendant le temps OFF l’interrupteur d’alimentation SW1 est ouvert et l’interrupteur d’alimen-tation SW2 est fermé. Comme illustré à la figure 1.7(b), l’énergie stockée dans l’inductance
Figure 1.6 – Fonctionnement de base de convertisseur survolteur .
Figure 1.7 – (a) SW1 est à l’état ON, le courant circule dans l’inductance, (b) SW1 est à l’état OFF, l’énergie dans l’inductance est transférée à la sortie.
Figure 1.8 – (a) La tension de transistor (b) le courant de la charge (c) le courant du transistor (d) le courant de la diode.
est transférée à la sortie au condensateur de charge. La tension aux bornes de l’inductance est Vdd− Vout pendant le temps de désactivation [24].
Une explication détaillée du principe de fonctionnement de ces convertisseurs sera donnée à la subsection 1.2.1. Comme l’inductance est un composant passif, le chargement et le dé-chargement d’une inductance idéale (sans résistance) n’entraîne aucune perte d’énergie. Par conséquent, dans le cas idéal, l’efficacité de conversion de puissance du convertisseur DC/DC peut également atteindre à 100%. Cependant, comme le nombre de commutateurs de puis-sance dans un convertisseur DC/DC est égal à la moitié de celui d’un convertisseur à pompe de charge, les pertes de puissance de cette méthode sont inférieures à ceux de la deuxième méthode. Le rendement de convertisseur DC/DC basé sur une inductance est normalement le meilleur parmi toutes les autres solutions.
Plusieurs topologies ont été publiées pour améliorer les performances en réduisant les pertes de conduction. Les deux topologies suivantes sont passées en revue, car elles ont été utilisées comme source d’inspiration, mais la topologie BOOST a été proposée dans cette thèse.
1.2.1 Définition et concepts de base
Il est presque toujours souhaitable de produire une tension de sortie bien régulée, en présence de variation de la tension d’entrée et du courant de charge. Alors, un bloc contrôleur est souvent requis. Un rendement élevé est essentiel dans toute application de traitement de puissance. L’efficacité d’un convertisseur ayant une puissance de sortie Poutet une puissance d’entrée Pin
est montre à l’équation1.4.
η = Pout
Pin (1.4)
Ploss= Pin− Pout= Pout
1 η − 1
(1.5) L’efficacité est la clé pour obtenir des puissances de sortie plus élevées. L’efficacité énergé-tique est normalement le principal facteur à considérer pour les convertisseurs DC/DC, en particulier pour prolonger la vie de la batterie. Pour obtenir un rendement maximum dans un convertisseur DC/DC, il est important de comprendre les mécanismes de pertes. Si les sources principales de pertes de puissance dans un convertisseur DC/DC sont clairement connues, des efforts appropriés peuvent être faits pour optimiser le rendement de la conversion de puissance. Les pertes de puissance d’un convertisseur peuvent généralement être divisées en deux caté-gories, les pertes de conduction et les pertes de commutation. Les pertes de conduction sont induites par le courant traversant les résistances parasites ou équivalentes. Les pertes de com-mutation sont induites par les variations périodiques du courant traversant ou de la tension aux composants tels que les commutateurs de puissance du convertisseur à chaque commuta-tion. Pour calculer des pertes de conduction, seul le courant moyen et les résistances doivent être connus [24]. Mais pour les pertes de commutation, qui dépendent de nombreuses variables pour lesquelles les calculs analytiques sont approximatifs, les calculs peuvent être éloignés de la valeur réelle. Seulement cinq types de pertes de puissance sont prises en compte lors de l’analyse pratique ; les pertes de conduction des commutateurs DC/DC, les pertes de commu-tation de puissance, les pertes de conduction de l’inductance, les pertes du condensateur de charge et la consommation électrique du circuit de contrôle.
1.2.2 Contrôleur
Le schéma représenté à la Figure1.9est un convertisseur DC-DC haute fréquence avec contrôle du mode tension. Ce convertisseur utilise un contrôleur PWM en mode tension. Les composants clés sont une inductance, un commutateur (MOSFET), une diode, un bloc de contrôle de circuit et des condensateurs d’entrée et de sortie. Lorsque Vin est appliqué et que l’interrupteur T1
s’amorce, le courant circule dans l’inductance L. Cela provoque une augmentation linéaire du courant dans l’inductance à 0A jusqu’au blocage de T1. Pendant ce temps, l’inductance stocke
de l’énergie dans son champ magnétique. La diode D1 est polarisée en inverse et la tension aux bornes du condensateur de sortie chute lorsque son énergie stockée diminue pour alimenter la charge. Inversement, au moment où l’interrupteur est bloqué, le champ magnétique génère une tension positive et transfère l’énergie de l’inductance à travers la diode polarisée en direct pour charger le condensateur de sortie et alimenter la charge. Pendant le temps qui suit, l’énergie dans l’inductance est vidée dans le condensateur de filtrage de sortie et est mise à la disposition de la charge [16]. En faisant varier le rapport cyclique de l’interrupteur de puissance (MOSFET), le bloc de commande maintient une tension de sortie constante en réponse aux variations de la tension d’entrée et à la charge. Un diviseur de tension résistif à la sortie peut fournir au bloc de commande une rétroaction de tension pour ajuster le rapport cyclique et maintenir la tension de sortie à la valeur souhaitée. Les conceptions intégrées incluent également des protections en cas de sous tension.
Il y a un étage de puissance composé d’un commutateur, d’une diode, d’une inductance et d’un condensateur de sortie. Le bloc de contrôle se compose d’un diviseur de tension, d’un amplificateur d’erreur et d’un comparateur de PWM. En mode contrôle du mode tension, un signal en dent de scie (ramp) sert de porteur et génère à partir d’un oscillateur.
1.2.3 Principe d’un hacheur survolteur
Dans un convertisseur DC/DC, les interrupteurs jouent un rôle très important. En raison de leur commutation dynamique des composants de puissance (alternativement ouvert et fermé), la topologie du circuit se modifie périodiquement et change l’alimentation de l’inductance et des condensateurs. La figure1.10 montre le fonctionnement d’un convertisseur BOOST. Avec ce convertisseur, une tension régulée plus élevée peut-être produite à partir d’une tension non régulée inférieure. Une inductance L est placée en série avec VDD et un transistor de
commutation T1. La tension de sortie Vout est supérieure à l’entrée, comme nous pouvons le
voir, lorsque T1 est activé pendant un temps ton (le temps d’amorçage), D1 est polarisée en
inverse et le courant monte linéairement dans L jusqu’à une valeur de IP (équation 1.6 ) .
Cela représente une quantité d’énergie stockée (équation1.7) [26].
IP = Vdcton L1 (1.6) E = 1 2L1I 2 P (1.7)
Lorsque T1 est bloqué, le courant dans l’inductance ne peut pas changer instantanément, le
Figure 1.10 – Le schéma de régulateur BOOST,(a) l’énergie stockée dans L1 pendant la période d’amorçage T1 est transmise à la sortie via D1 à une tension de sortie plus élevée lorsque T1 est bloquée et que la polarité L1 est inversée (b) la tension de PWM.(c) le courant de transistor (d) le courant de diode.
CL et la charge via D1 à une tension plus élevée que la tension d’entrée. Cette énergie fournit
le courant de la charge à partir de Vout pendant la durée de blocage de T1.
La tension de sortie est régulée en contrôlant le temps d’amorçage de T1 dans une boucle de
rétroaction négative. Si le courant de charge DC augmente, le temps d’amorçage est automa-tiquement augmenté afin de fournir la plus grande énergie requise à la charge.
Si VDD diminue et si ton n’est pas modifié, le courant de pointe et donc l’énergie stockée dans
L diminue et la tension de sortie va diminuer. Mais la boucle de rétroaction négative détecte une tension de sortie légèrement diminuée et la tension de la sortie augmente pour maintenir la tension de sortie constante [27].
Dans le cas idéal où tous les paramètres du système, y compris la tension d’entrée, la tension de sortie et le courant de charge sont constants, deux signaux d’impulsion de fréquence constante et un cycle de travail fixe peuvent être utilisés pour commander le commutateur de puissance. Mais en réalité, étant donné que certains effets changent toujours les paramètres du système, un système de contrôle est nécessaire pour ajuster automatiquement les rapports cycliques ou les fréquences des signaux de commande.
1.2.4 Contrôle du mode tension
Jusqu’à présent, de nombreuses méthodes de contrôle ont été proposées. Le contrôle du mode tension (VMC) et le contrôle du mode courant sont deux méthodes de contrôle PWM qui ont été largement utilisés pour contrôler les convertisseurs DC/DC. Chacun de ces systèmes vise à résoudre différents problèmes dans différentes applications et présente des avantages et des inconvénients. Si nous faisons une classification générale de ces méthodes, une est la commande conventionnelle à modulation de largeur d’impulsion (MLI) avec la commande en mode tension et l’autre, la commande en mode courant [28].
Le principe de fonctionnement de base du VMC est que les rapports cycliques des signaux de commande, pour contrôler les commutateurs de puissance, sont proportionnels à la tension de contrôle, qui correspond en réalité à la différence entre la tension de sortie du convertisseur et la tension régulée.
La figure1.11 montre un contrôleur MLI (modulation de largeur d’impulsion) de mode de la tension. Un amplificateur d’erreur compare une fraction de la tension de sortie à la tension de référence Vref et produit une tension d’erreur Ve; Ve qui est comparé avec un signal en
dents de scie dans le comparateur de tension MLI. L’amplificateur d’erreur corrige la tension
de sortie. Lorsque Vout augmente, la sortie de l’amplificateur d’erreur diminue.
Dans le comparateur de tension MLI (PWM), le signal en dents de scie est connecté à l’entrée positive et Ve est connecté à l’entrée négative du comparateur, alors la sortie MLI (PWM) est
une impulsion négative de largeur de variable. L’impulsion est négative pendant tout le temps où le signal en dents de scie est inférieur au niveau DC de la sortie Ve. Quand la tension de
sortie devient positive par rapport à Vref, Ve devient négative et plus proche du bas du signal
en dents de scie. Alors, la durée de l’impulsion Vpwm diminue. La durée de cette impulsion
négative sera la même que la durée d’amorçage du transistor de puissance [12]. La tension de sortie DC est proportionnelle au temps d’amorçage du transistor et la diminution du temps d’amorçage redescend la tension de sortie DC dans la boucle de rétroaction négative. La durée d’impulsion négative Vpwm augmente à mesure que la tension DC de sortie diminue.
Le contrôle en mode tension offre de nombreux avantages. En ne régulant que la tension de sortie et d’autres signaux internes bien contrôlés, tels que l’horloge et la tension de référence interne, cette topologie est peu sensible au bruit [29]. Le gain de boucle reste constant sur une tension d’entrée variable.
De plus, la rétroaction de la tension d’entrée permet une meilleure réponse aux tension tran-sitoires de ligne.
Enfin, l’horloge permet de contrôler la fréquence de commutation, y compris la possibilité de synchroniser le circuit avec une source d’horloge externe.
Un amplificateur d’erreur compare une fraction de la tension de sortie à la tension de référence Vref et produit une tension d’erreur Ve. Cette tension est comparée avec un signal en dents
de scie par le comparateur de tension PWM. Ce qui entraîne une correction de la tension de sortie. De cette façon, lorsque Vout augmente, la sortie de l’amplificateur d’erreur diminue et
vice versa [16].
1.3
Rétroaction, contrôle, stabilisation de boucle
1.3.1 Contrôle des convertisseurs BOOST
Généralement, les convertisseurs de puissance sont commandés en tension ou en courant. On ajoute alors un contrôleur qui assure la stabilité et la convergence du système. Pour résoudre le problème de stabilité d’un convertisseur BOOST, seuls l’amplificateur d’erreur et le modulateur de largeur d’impulsion doivent être pris en compte.
Pour les variations DC de la tension de sortie, la boucle est bien entendue stable. Une petite variation de Vout ou des changements de charge sera détectée par l’entrée inverseuse de
l’am-plificateur d’erreur EA et comparée à une tension de référence à l’entrée EA non-inverseur. Cela entraînera une légère modification du niveau de tension continue Ve à la sortie EA et
Figure 1.12 – La sortie EA et la rampe.
à l’entrée positive du modulateur de largeur d’impulsion PWM (figure 1.12). Le PWM, tel que décrit précédemment, compare ce niveau de tension continue à un triangle Vramp sur son
entrée négative. Il génère une impulsion rectangulaire dont la largeur ton est égale au temps
écoulé pendant le début du triangle jusqu’à t1, au moment où le triangle franchit le niveau de
tension continue à l’entrée négative du PWM [24] [30].
Cette impulsion définit le temps d’allumage du transistor de sortie de la puce et devrait également définir le temps d’allumage du transistor de puissance.
Ainsi, une augmentation de Vout rovoque une augmentation de Vk et, donc une augmentation
de Vout puisque :
Vout =
Vkton
T (1.8)
Vk : la tension de la cathode de diode
Vout : la tension de la sortie
L’augmentation de Vout provoque une augmentation de Vf b t donc une augmentation de Ve.
Comme ton est le temps écoulé depuis le début du triangle jusqu’à t1, cela provoque une
diminution de ton et restaura Vout à sa valeur initiale. De même, une diminution de Vf b
entraine une augmentation du ton pour maintenir Vout constant [24].
Le circuit de la figure 1.11 fournit une rétroaction négative et un circuit stable aux basses fréquences. Mais dans la boucle, il existe des tensions de bruit de faible niveau ou des tensions transitoires possibles présentant un spectre continu de composantes de Fourier sinusoïdales. Toutes ces composantes de Fourier subissent des modifications de gain et des déphasages dans le filtre de sortie, dans l’amplificateur d’erreur et dans le PWM de Ve à Vk. Dans l’une de ces
plutôt que négatif, entraînant ainsi une oscillation.
1.3.2 Modulation de largeur d’impulsion (en anglais PWM)
La majorité des alimentations à découpage sont du type à modulation de largeur d’impul-sion (MLI). Cette technique fait varier le temps de conduction du transistor de commutation, pendant la période d’activation pour contrôler et réguler la tension de sortie à une valeur prédéterminée. Bien que d’autres méthodes puissent être utilisées pour le contrôle et la ré-gulation, la méthode PWM offre d’excellentes performances, telles que la régulation de ligne, ainsi que la stabilité lors de variations de température. En général, l’objectif du PWM est de générer un signal d’impulsion, afin de générer une MLI (la modulation de largeur d’impulsion). Il existe deux facteurs qui influencent : la fréquence de commutation et le rapport cyclique. Pour transférer de l’énergie à la charge, la MLI est généralement arrangée par l’ajustement de rapport cyclique [31]. Les convertisseurs de tension DC/DC comprennent deux éléments : un contrôleur et un étage de puissance. L’étage de puissance intègre les éléments de commutation et convertit la tension d’entrée à la valeur de sortie souhaitée.
Le contrôleur supervise l’opération de commutation pour réguler la tension de sortie. Les deux sont liés par une boucle de réaction qui compare la tension de sortie réelle à la sortie souhaitée, pour dériver la tension d’erreur. En général, les convertisseurs de puissance fonctionnent dans des systèmes en boucle fermée, et toutes variations caractéristiques d’un composant modi-fieront simultanément les fonctionnements d’autres composants. L’élément le plus important pour la stabilité est le contrôleur [32]. Toutes les conceptions utilisent une technique de modu-lation de largeur d’impulsion (PWM) pour la régumodu-lation. Il existe deux méthodes principales pour générer le signal PWM : le contrôle en mode tension et le contrôle en mode courant [33] Chaque méthode a ses avantages et ses inconvénients [34].
Quelles que soient les méthodes de conception utilisées, il est très probable que la règlemen-tation préconise une technique PWM à une fréquence fixe. Une fréquence de commurèglemen-tation constante est en effet souhaitable, car elle limite les interférences électromagnétiques générées par l’alimentation (EMI) [24].
1.4
Oscillateur RC
1.4.1 Principe
Un oscillateur RC est utilisé pour générer un signal en dent de scie. Cet oscillateur fonctionne avec une tension d’alimentation de 1.8V et est mise en œuvre avec la technologie 0.18µm Comme ce convertisseur DC/DC est contrôlé par modulation de largeur d’impulsion (PWM), la fréquence de l’oscillateur est constante et la largeur d’impulsion (durée ON) change d’après la quantité de charge de sortie. Le signal d’oscillateur est un signal en dent de scie qui se
Figure 1.13 – Oscillateur RC.
synchronise avec l’horloge. L’oscillateur donné est illustré à la figure1.13et sa conception sera décrite plus en détail au chapitre 2.
Une structure d’oscillateur comprend un condensateur, qui est chargé par un courant constant et est périodiquement déchargé dès que la tension du condensateur dépasse un certain seuil de tension. Il fonctionne dans l’ordre suivant : Un signal d’activation est commuté d’un niveau logique bas à un niveau logique haut. Vramp est réglé sur un niveau logique haut au départ.
Ich charge lentement un condensateur Ctde VLà VH [35].
Le comparateur à hystérésis se déclenche lorsque VCt > VH et CK passe à l’état logique haut.
Lorsque CK=1 , le NMOS Q4 est activé et déchargée le Ct avec un courant Idch environ 10
fois supérieur à Ich. Lorsque VCt < VL , le coopérateur se déclenche à nouveau et CK passe à
l’état logique bas [36].
Cet oscillateur comprend trois parties ; la source de courant, l’amplificateur source commun et le comparateur à hystérésis.
1.4.2 La source de courant
Pour obtenir des performances optimales, il est nécessaire que certains composants soient alimentés par un courant constant. Le schéma de la source de courant est représenté à la figure 1.14. Dans cette application, un courant constant est fourni, quelle que soit la tension développée sur la charge. L’amplificateur ajuste sa sortie pour amener son entrée négative égale à l’entrée positive, cela signifie que Vin= Rt.
Figure 1.14 – La source de courant.
développé par Rt doit également traverser RL. Le courant IS = ID. La source de courant
actuelle a une certaine conformité, nous ne pouvons pas produire une plus grande tension que VDD à travers la charge [37].
L’amplificateur de source commune est présenté à la figure 1.15. La charge active est polarisée en utilisant la technique du miroir de courant[37].
À la figure 1.15, Q4 est un transistor CS (current sense ) mesure de courant , Q2 est une charge active et Q1 est une diode qui reflète le courant dans Q2. Il y a une bonne stabilité de biais quand le drain et la gâchette de Q1 sont liés ensemble [38].
1.4.3 Comparateur à hystérésis
Le comparateur à hystérésis se met en marche lorsque VCt > VH et CK =1. Lorsque CK=1,
Q4 s’amorce et Ct se décharge avec un courant Idch qui est plus que Ich. Lorsque VCt > VH le
comparateur se déclenche à nouveau et CK= 0 . La fréquence de commutation est choisie par les valeurs des composantes Rt et Ct à la figue1.13.
Selon la figure1.13, nous avons utilisé les quatre composants : l’amplificateur, le comparateur, le NAND et le NOR. Le calcul théorique pour chacune des parties et leur conception sont décrits plus en détails au chapitre 2.
Chapitre 2
Design
2.1
L’amplificateur de source commune
La figure2.1montre un schéma populaire de conception d’un amplificateur à deux étages. Nous utilisons cette topologie pour qu’elle fournisse un circuit qui ne dépende pas de l’alimentation. En plus, la tension de seuil (threshold) n’affecte pas le courant de polarisation.
L’augmentation de la température et aussi la diminution de la mobilité du MOSFET, est compensée par l’augmentation de la valeur de la résistance, qui rend le courant de référence stable avec la température [4].
2.1.1 Op-amp CMOS à deux étages (amplificateur)
La figure 2.2montre le montage du CMOS de l’amplificateur. Le premier étage est une paire différentielle PMOS avec des miroirs de courant NMOS [4]. Le deuxième étage est un am-plificateur à source commune. Lors de l’utilisation d’un amam-plificateur à deux étages, l’étage d’entrée PMOS est préféré pour minimiser le bruit. L’ampli-op CMOS est une partie impor-tante dans des divers circuits analogiques. Le schéma de l’ampli-op à deux étages illustré à la
Figure 2.2 – Deux étages CMOS ampli-op.
figure2.2et il est utilisé en raison de sa structure simple. De plus, étant donné que les ampli-ficateurs opérationnels sont conçus pour fonctionner avec une connexion à retour négatif, une compensation de fréquence est nécessaire pour la stabilité en boucle fermée [39].
Pour atteindre le degré de stabilité requis, généralement indiqué par une marge de phase, d’autres paramètres de performance sont généralement compromis. La valeur de CC est un
facteur important lors de la détermination du bruit et de la puissance. En réduisant CC, la
consommation d’énergie peut être réduite. Lors de la conception de l’amplificateur, les dimen-sions des transistors doivent être calculées avec attention pour éviter la tension de décalage d’entrée (input offset voltage). Le calcul théorique est montré à2.1.2.
Dans un régulateur en mode de tension, le signal PWM est généré en appliquant une tension de commande à une entrée de comparateur et une tension en dents de scie. L’amplificateur d’erreur de la figure 2.2est en cascade. Il est composé d’un circuit de polarisation, d’un étage différentiel d’entrée et d’un buffer de sortie. Il comprend un circuit de compensation pour obtenir la stabilité de la réponse en fréquence. Le compensateur est utilisé pour générer des pôles ou des zéros afin de produire une marge de phase suffisante pour une stabilité élevée.
2.1.2 Calcul Théorique
Calcul théorique des transistors
Une procédure est présentée pour un CMOS à deux étages qui permet de définir la valeur de chaque élément du circuit. La procédure de conception est basée sur les paramètres suivants : bruit, marge de phase, vitesse de balayage.
Pour commencer la simulation, il faut d’abord calculer les dimensions des transistors. Les discussions sur cette étape ont été rapportées [40], [41].
— Vtn : tension de seuil du transistor
— Vgs : tension grille-source
— Veff : tension effective grille-source
— ID : courant drain source
— µo : mobilité des électrons
— COX : condensateur de grille par unité de surface
Selon la figure 4.2, nous avons l’équation2.1:
VGS13 = VGS15+ TD15RB (2.1)
Comme mentionné à l’équation 2.2, le courant de drain est indépendant de la tension drain –source. TD = r COXµo W LV 2 ef f (2.2)
Nous commençons par trouver la transconductance gm13en fonction du niveau de bruit désiré
Sn(f )qui est montré par l’équations 2.3, où k = 1.38 × 10−23 et T = 300K. Nous supposons
Sn(f ) = 20nV. gm1,2 = 16 3 × kT Sn(f ) = 55µs (2.3)
Ensuite, nous pouvons calculer les dimensions des transistors (W et L ), où est W la largeur et L la longueur de grille à partir de l’équation 2.4:
gm1= r 2LD1µCOX( W L)1 (2.4) W L 1,2 = 22
Ensuite , nous pouvons trouver CC selon la fréquence de gain unitaire désirée fGBW = 6M Hz.
Le résultat est montré par l’équation2.5 :
CC = 1 2π× gm1,2 fGBW = 1.2pF (2.5)
En fonction du Slew rate désiré 5V/µs, nous pouvons calculer ID1,2, équation2.6:
SR = ID1,2 CC
, ID1,2 = 3.3µA (2.6)
Pour trouver ID6, nous utilisons l’équation 2.7et ensuit nous pouvons calculer gm1,3 à partir
de l’équation 2.8: ID6= 2(1 + CL CC )ID1,2= 2(1 + 1pF 1.2pF)3.3µA = 12.2µA (2.7) gm132 = 2COXµo W L 13ID13 (2.8)
La transconductance de Q5 est estimée en fonction de la fréquence de gain unitaire et la marge
de phase (PM) désirées. La valeur est montrée à l’équation 2.9:
gm5= 2πfGBWCLtan(P M ) = 80µs (2.9)
Ensuite, nous pouvons calculer les dimensions du transistor Q5 (équation 2.10) :
W L 5= 2 × SR × CC COXµoVef f2 = g 2 m5 4kID8 ∼ = 1 1 (2.10)
Pour les dimensions du transistor Q3, équation2.11 :
W L 3,4 = ID3.4 ID5 W L 5 (2.11)
Pour trouver gm7, , nous utilisons l’équation2.12, et nous pouvons ensuit calculer les
dimen-sions du transistor Q7 par équation2.14.
tan−1(fGBWCL gm7
) = 90◦− P M, gm7= 80µs (2.12)
En utilisant l’équation 2.14, nous pouvons trouver les dimensions du transistors Q4 et Q7. W L 7 = g2 m7 4kID6 = 2 (2.14) VGS7= s 2ID6 µoCOX(W/L)7 + Vin (2.15) Comme VGS7= VGS3= VGS4, alors : ID4 (W/L)4 = ID6 (W/L)7 (2.16)
La condition nécessaire pour ne pas avoir la tension de décalage d’entrée :
(W/L)7
(W/L)4
= 2(W/L)6
(W/L)5 (2.17)
Pour trouver les dimensions des autres transistors nous utilisons les équations de 2.18à2.21:
W L 6= CC+ CL CC W L 5 = 4 1 (2.18) gm7= 10gm1 W L 11= W L 5 (2.19) W L 11,12,13,14= 1 1 (2.20) W L 15= 2 × W L 13= 4 1 (2.21)
Selon la figure 2.2, pour calculer RB, nous avons :
Pour calculer RC, nous pouvons le remplacer par un transistor qui fonctionne à la région de
triode. Le transistor Q9 n’a pas le courant de polarisation continu (dc bias current flow), alors
VDS9= 0 et il fonctionne comme une résistance RC.
Pour trouver les résistances RB et RC nous utilisons les équations2.23 et2.24:
RC] 1 gm6 = 1 + CL CC = 25k (2.23) RB= s 1 2µoLD13COX WL 13 = 1 gm13 = 25k (2.24)
La connexion d’un condensateur de compensation Cc sur l’étage à gain est la technique de compensation de fréquence la plus simple [4]. Un zéro est également créé et la marge de phase est dégradée. Cependant, un tel zéro peut être supprimé si nous ajoutons une résistance en série avec le condensateur Miller. La densité spectrale de la tension de bruit d’entrée Sn(f ),
de l’ampli-op est calculé par l’équation 2.25:
Sn(f ) = 2.4kT 2 3 1 gm1,2 1 +gm3,4 gm1,2 (2.25)
Pour minimiser le bruit, en supposant que gm3,4< gm1,2, alors, CC sert à compenser l’ampli-op
par pôle dominant, ce qui consiste à séparer ωt des pôles haute fréquence. RC sert à compenser
l’ampli-op. Il permet de déplacer le zéro introduit par le pôle dominant et de l’utiliser pour augmenter la marge de phase.
La réponse en fréquence a) Premier ordre :
Aux fréquences où le condensateur CC a fait diminuer le gain, mais elle reste à des
fré-quences inférieures à la fréquence de gain de l’ampli-op. Cette fréquence est appelé fréquence de bande moyenne. À ces fréquences, nous pouvons émettre quelques hypothèses pour simpli-fier. D’abord, nous ignorons tous les autres condensateurs sauf Cc et nous négligeons RC.
Le circuit simplifié est illustré à la figure 2.3; En utilisant la théorie de Miller, nous pouvons montrer l’équivalent de la capacité de charge [4] :
Ceq = CC(1 + Av2) ≈ CCAv2 (2.26)
Figure 2.3 – Circuit simplifié pour première ordre [4] Av1 = V1 Vin = −gm1Zout1 (2.27) Zout1 = rds2||rds4|| 1 sCeq ≈ 1 sCeq (2.28) Av(s) = Vout Vin = Av2Av1≈ Av2 gm1 sCCAv2 = gm1 sCC (2.29)
En utilisant les équations, nous pouvons calculer le gain de fréquence.
ωta = gm1 CC = ID5 Vef f 1CC (2.30) Deuxième ordre :
La figure 2.4illustre le modèle de petit signal pour CMOS amplificateur à deux étages. Dans le modèle du second ordre, on suppose que les pôles parasitaires du premier étage sont à des fréquences beaucoup plus élevées que le ωta [4]. Alors, nous pouvons les ignorer (sauf au nœud
V1).
R1= rds2||rds4 (2.31)
Figure 2.4 – Modèle de petit signal [4].
R2= rds7||rds6 (2.33)
C2 = Cdb7+ Cdb6+ CL2 (2.34)
Nous supposons que RC = 0.
Av(s) = Vout Vin = gm1gm7R1R2 1 − sCC gm7 1 + sa + s2b (2.35) a = (C2+ CC)R2+ (C1+ CC)R1+ gm7R1R2CC b = R1R2(C1C2+ C1CC + C2CC)
Nous pouvons obtenir les pôles et les zéros du circuit avec les relations suivantes. Pour les pôles : ωp1≈ 1 R1[C1+ CC(1 + gm7R2)] + R2(C2+ CC) (2.36) ωp1≈ 1 gm7R1R2CC ωp2≈ gm7CC C1CC+ C2CC+ C1C2 ≈ gm7 C1+ C2 Pour le zéro : ωz ≈ gm7 CC (2.37)
Pour qu’on puisse séparer les deux pôles, il est nécessaire d’augmenter gm7. L’augmentation
de CC peut aussi diminuer ωp2. Les deux conditions pour l’augmentation de gm7 et de CC
rendent l’op-amp stable. Cependant, un problème provient du zéro, qui donne un déphasage négatif, ce qui rend la stabilité difficile.
Table 2.1 – Spécification de l’ampli-op.
Gain DC ≥ 75dB
Fréquence de gain unitaire ≥ 6M Hz Marge de phase ≥ 65◦
Slew rate ≥ 5V /µs
Vitesse de balayage (Slew rate)
La vitesse maximale à laquelle la sortie d’un amplificateur peut changer est limitée par le courant de polarisation. Lorsque l’entrée d’un amplificateur change trop rapidement, l’ampli-ficateur peut maintenir une masse virtuelle entre les entrées, ce qui limite la vitesse de variation maximale que peut reproduire un amplificateur. La vitesse de balayage d’un amplificateur est importante dans de nombreuses applications. Elle est un paramètre particulièrement impor-tant dans les applications où la sortie doit passer rapidement d’un niveau à un autre. Dans ces applications, la vitesse à laquelle la tension de sortie de l’amplificateur opérationnel peut changer de valeur entre les deux niveaux est importante.
Selon la figure 2.2, SR est calculé par l’équation2.39. ID :Courant drain source
SR = dVout dt |max = ID5 CC = 2ID1 CC (2.38) SR = 2ID1ωta gm1 = 2ID1 pµoCOX(W/L)1ID1 ωta = Vef f 1ωta (2.39) La configuration et la simulation
Les paramètres de conception de l’ampli-op sont obtenus à partir des données présentées au tableau 2.1Avec quelques changements des valeurs calculées, nous utilisions les dimensions de transistors qui sont montrées au tableau2.2 pour la simulation.
Les transistors sont ajustés, afin d’optimiser autant que possible, la performance de l’amplifi-cateur.
Les résultats de simulation avec le logiciel Cadence sont montrés aux figures de2.5 à2.7. La figure 2.5 montre le gain de op-amp. Selon la simulation avec le logiciel Cadence, nous pouvons trouver la valeur du courant moyen et nous pouvons calculer ensuit la puissance dissipée. Le calcule est montre à l’équation2.40.
Iav = 2.11 × 10−5 (2.40)
dissaption = Iav× 1.8V = 3.79 × 10−5
Table 2.2 – Les paramètres pour conception de l’ampli-op.
Valuer WL Valuer WL W L 1,2 (20/1) W L 3,4 (1/2) W L 5 (1/1) W L 6,7 (5/1) W L 10,11,12,13,14 (1/1) W L 15 (4/1) CC 0.4pF RC 25k RB 25k
Figure 2.6 – Réponse de AC– dB20.
Figure 2.7 – Phase marge – dB20.
2.2
Le Comparateur
Le comparateur joue un rôle très important dans la plupart des circuits et la performance de ces circuits est fortement influencée par le choix du comparateur. Le comparateur compare un
Figure 2.8 – Le comparateur.
signal analogique à une tension de référence, ou à un autre signal analogique, et génère une sortie sur la base de cette comparaison.
Le fonctionnement de base du comparateur est illustré à la figure 2.8. La sortie est à son niveau haut (high), lorsque la tension sur l’entrée non-inverseur est supérieure à la tension sur l’entrée inverseur. Elle est à son niveau bas (low) lorsque l’entrée non-inverseur est inférieure à la tension d’entrée inverseur.
Le comparateur à boucle ouverte à deux étages est fondamentalement un amplificateur opé-rationnel à deux étages. La seule différence est que le comparateur n’a pas besoin de com-pensation. Une compensation dans un amplificateur opérationnel à deux étages est nécessaire pour améliorer la stabilité, mais dans ce cas, la stabilité n’est pas nécessaire, car elle ne fera que ralentir la commutation. Donc, pour améliorer la vitesse de l’ampli-op, nous supprimons la partie compensation. De plus, si le comparateur n’est pas compensé, il aura la plus grande largeur de bande possible et aura une réponse plus rapide [42].
Le comparateur de la figure 2.9 est conçu pour le contrôleur de PWM. L’étage différentiel d’entrée est identique à celui de l’amplificateur et des transistors dans les miroirs de courant afin de réduire les courant capacitif parasites.
2.2.1 Le schématique de comparateur
La figure2.9 représente le comparateur à deux étages. Le premier est l’étage différentiel et le second est un étage à source commune pour augmenter le gain. La méthode de conception est la même que pour l’amplificateur [43].
2.2.2 Calcul théorique
Les dimensions de transistors sont calculées par la même méthode que pour l’amplificateur, sauf pour les transistors de la sortie. Pour augmenter la plage de fréquence, nous augmentons la largeur des transistors de Q6 et Q5. La limite de largeur pour Q6 est W = 8.9.
Figure 2.9 – Comparateur à deux étages.
2.2.3 Simulation
Les relations des transistors utilisées dans la simulation sont montrées au tableau 2.3.
Les simulations sont effectuées avec le logiciel Cadence et les résultats sont montrés aux figures
2.10 et2.11.
Table 2.3 – Les paramètres pour conception de comparateur.
Valuer WL Valuer WL W L 1,2 (20/1) W L 3,4 (1/2) W L 5 (1/1) W L 6 (8.9/1) W L 7 (5/1) W L 10,11,12,13,14 (1/1) W L 15 (4/2) CC 0.4pF RC 25k RB 25k
Figure 2.10 – Réponse AC.
Figure 2.11 – Gain.
2.3
NAND
2.3.1 Le schématique
La réalisation de CMOS NAND avec combinaison de PMOS et NMOS, est montrée à la figure
2.12. Lorsque Va et Vb sont élevés, c’est à dire à 1.8V , les deux PMOS seront ouverts et les
deux NMOS seront court-circuit. La sortie Voutsera mise à la masse 0V . Si l’une des entrées est
Figure 2.12 – CMOS NAND. à Vdd ce qui fournit une sortie élevée 1.8V .
2.3.2 Calcul
La technique de la simulation de portes logiques est réalisée avec 180nm. En changeant la largeur des transistors, nous pouvons obtenir les différentes vitesses. Si nous voulons avoir des temps de montée et de descente égaux, il faut choisir des transistors de même taille.
Les deux transistors connectés en série doivent donc avoir la même dimension. La dimension du PMOS est trois fois plus grande que celle des transistors NMOS, afin d’obtenir les mêmes résistances et mobilité.
2.3.3 Simulation
Nous étudions différents rapports de largeur et de longueur pour avoir la vitesse appropriée. À la fin, nous utilisons le montage de la figure 2.12 et les valeurs de la tableau 2.4 pour la simulation. Le résultat est montré à la figure 2.13.
Table 2.4 – Les paramètres pour conception de comparateur fonction de NAND.
Valuer WL
Valuer WL PMOS (3µ/180n) NMOS (1.1µ/180n)
Figure 2.13 – Le résultat de NAND.
Figure 2.14 – NOT.
2.4
NOT
2.4.1 Le schéma
Un inverseur CMOS a des transistors NMOS et PMOS qui sont connectés au drain et à la grille (figure 2.14). La source de PMOS est connectée à Vcc et celui de NMOS à la masse.
Chaque fois que la tension d’entrée de l’inverseur varie entre 0 et 1.8V , l’état de la sortie varie également. L’inverseur CMOS ne contient aucune résistance. Il n’y a pas donc de chute de tension et cela rend l’inverseur plus efficace. Un autre avantage est qu’il y a une grande marge de bruit dans les deux états logiques.
Pour la fonction de NOT, nous pouvons avoir des temps de montée et de descente égaux. Pour attendre la vitesse maximale, nous choisissons la longueur minimale.
![Figure 1.2 – Schéma d’un convertisseur DC/DC à pompe de charge [ 1 ].](https://thumb-eu.123doks.com/thumbv2/123doknet/2789774.65734/20.918.280.637.113.465/figure-schéma-convertisseur-dc-dc-pompe-charge.webp)
![Figure 2.3 – Circuit simplifié pour première ordre [ 4 ] A v1 = V 1 V in = −g m1 Z out1 (2.27) Z out1 = r ds2 ||r ds4 || 1 sC eq ≈ 1sC eq (2.28) A v (s) = V out V in = A v2 A v1 ≈ A v2 g m1sCC A v2 = g m1sCC (2.29)](https://thumb-eu.123doks.com/thumbv2/123doknet/2789774.65734/41.918.277.648.108.434/figure-circuit-simplifié-première-ordre-out-scc-scc.webp)
