104 × 4.2 = 9.89 (3.11)
Dans laquelle fsw est la fréquence de commutation, qui est égale à l’inverse de la période
de commutation fsw = T1. Ainsi l’équation 3.11 donne la relation entre l’inductance L et la
fréquence de commutation fsw.
Donc, si une inductance de valeur 1µH est utilisée dans le convertisseur DC-DC survolteur, la fréquence de commutation maximale du convertisseur sera d’environ 9.98MHz ; et si une inductance de valeur 8µH est utilisée, la fréquence de commutation maximale sera d’environ 1.2M Hz.
Lorsque l’inductance est déterminée à 6.8µH démonstration détaillée dans la section 3.2 ), nous obtenons les valeurs idéales de la période de commutation (les équations 3.12 et3.13) :
T = 1 fsw = L 9.89 = 687ns (3.12) ton= 392ns (3.13) tof f = 295ns
3.2
Inductance
L’inductance est un élément clé, elle stocke l’énergie pendant la conduction du transistor de puissance (MOSFET) et la transfère l’énergie vers la sortie par la diode de sortie pendant le blocage de ce dernier (MOSFET).
Le dimensionnement de l’inductance est principalement déterminé par la valeur maximale du courant et par l’ondulation de courant admissible. L’ondulation de courant décroît à fur et à mesure que la fréquence de commutation augmente pour une valeur d’inductance donnée. Nous devons faire un compromis entre une faible ondulation du courant et une grande efficacité du convertisseur.
Lors du choix d’une inductance appropriée, le courant de saturation nominal de l’inductance doit être supérieur au courant continu maximal en entrée du régulateur. La valeur de l’in- ductance d’un convertisseur élévateur est déterminée à partir de l’ondulation du courant d’in- ductance. La valeur moyenne du courant de l’inductance IL(DCmax) est calculé en utilisant
l’équation 3.14 [46]. Ainsi, l’inductance se calcule en utilisant l’équation 3.15. Il est suggéré que ∆IL (ondulation de courant ) devrait être 20% ∼ 40% de IL(DCmax) .
Figure 3.1 – Convertisseur élévateur.
IL(DC−max) = Vout× Iout(M ax)
Vin× η (3.14)
Vout:La tension de sortie du convertisseur élévateur
Iout(M ax):Le courant de sortie maximum
Vin:L’efficacité du convertisseur
L = Vin× (Vout+ VD− Vin)
∆IL× fsw× (Vout+ VD) (3.15)
fsw :La fréquence de commutation
VD :La tension directe de la diode
La suggestion du rapport d’ondulation de 20% ∼ 40% ne tient pas compte de la dimension de l’inductance. À la condition que le courant de sortie soit faible, cette suggestion peut résulter en une grande valeur de l’inductance qui n’est pas applicable dans un circuit réel [46]. Selon l’équation 3.16, l’inductance que nous avons calculée est environ 5.7µH
L = Vin× (Vout+ VD − Vin) ∆IL× fsw× (Vout+ VD)
= 1.8 × (3.1)
0.2 × 1M × (4.9) = 5.7µH (3.16) De ce fait, nous avons examiné quelques valeurs pour arriver à une dimension raisonnable, et nous avons choisi une inductance entre 5.6µH et 8µH.
Les autres caractéristiques sont aussi importantes pour le choix de l’inductance : — Tolérance
— Courant
— La fréquence de test de l’inductance — La résistance DC Rdc
Table 3.1 – Les caractéristiques de l’inductance fixe. Paramètres Valuer N de distributeur LQH55DN6R8M03L Inductance 6.8µH Résistance DC 103.6mΩM ax Fréquence 1M Hz Tolérance ±20% Puissance de sortie 84mW Courant 2A
L’inducteur doit être capable de gérer le courant de crête de commutation sans saturer le noyau, ce qui entrainerait une perte d’inductance [49]. Les inductances de grande valeur abaissent le courant d’ondulation et réduisent les pertes par hystérésis magnétique du noyau. Les pertes totales de la bobine peuvent être combinées dans la résistance de perte Rs, qui est effectivement
connectée en série ave l’inductance idéale. La résistance continue Rdc est également spécifiée
dans les fiches techniques des inductances qui dépanades du matériau et da la taille du fil, ainsi que du type de construction des inducteurs SMD [49].
Nous avons choisi l’inductance avec les spécifications de la Table 3.1.
3.3
Condensateur
Dans la topologie d’un convertisseur élévateur, l’inductance joue un rôle important pour la réduction du filtrage d’entrée. Un condensateur céramique est souvent suffisant pour le filtrage de la tension d’entrée pour réduire l’amplitude de la tension d’ondulation à des niveaux ac- ceptables [50]. Lorsqu’on utilise un condensateur céramique pour de filtrage d’entrée, il doit être placé près que possible du pin de VDD du circuit intégré.
Ainsi, le condensateur se calcule en utilisant l’équation 3.17 [51].
Cmin−IN =
Iout× D × (1 − D) × 1000
fsw× ∆Vout (3.17)
∆Vout:tension d’ondulation crête -crête maximale
Cmin−IN :condensateur céramique minimal (µF )
Vout
Vin
= 1
1 − D, D = 0.58 (3.18)
Le condensateur peut calculée comme l’équation 3.19, nous supposons que la tension d’ondu- lation crête -crête maximale est moins de 10mV [51].
Cmin−IN =
20mA × 0.614 × (1 − 0.614)
1M × 10mV = 4.9nF (3.19)
Du côté de la sortie, le condensateur de sortie réduit l’ondulation de la charge et aide à fournir une tension de sortie stable pendant le régime transitoire de charge. Une fois que l’induc- tance du filtre a été calculée, la valeur du condensateur de filtrage de sortie est calculée. Un condensateur électrolytique n’est pas recommandé pas à cause de son mauvais comportement en haute fréquence. Il faut lui ajouter en parallèle un condensateur de type céramique. Avec une compensation externe, l’équations3.20peuvent être utilisées pour ajuster les valeurs du condensateur de sortie pour une ondulation de tension de sortie souhaitée qui devrait être inférieur à 10mV .
Cout(min)=
Iout(max)× D fs× ∆Vout
, Cout(min) = 1.14µF (3.20)
Cout(min) :Le condensateur minimum de sortie Iout(max):Maximum courant de sortie
D : Rapport cyclique
fs :Minimum fréquence de commutation ≈ 1MHZ
∆Vout:Ondulation souhaitée de tension de sortie ≈ 10mV
3.4
Diode
Un transistor de puissance avec une diode polarisée en inverse entre le drain /source et le substrat est utilisé pour implémenter la diode. Le courant nominal moyen de la diode doit être supérieur ou égal au courant de sortie maximal. Le calcul de cette diode va expliquer à 3.5.
3.5
Le transistor de puissance
L’augmentation de la vitesse de commutation des MOSFET a permis d’augmenter la fréquence de commutation de l’alimentation ce qui a aussi réduit la taille de ces alimentations. Des puces à modulation de largeur d’impulsion capable de fonctionner à des fréquences plus élevées ont
aussi été développées. Les fréquences élevées réduisent la taille des transformateurs et des condensateurs de filtrage en plus de la réduction de tout le reste [47].
Il faut tenir compte que les pertes du transformateur vont augmenter pour les fréquences plus élevées [52].
Le type à canal N est alimenté par une tension d’alimentation positive. L’impédance de charge est connectée entre la source d’alimentation positive et le drain. Le courant, contrôlé par une tension positive entre grille et source, passe du côté positif à travers l’impédance de la charge dans le drain et revient de la source au côté négatif. Pour piloter un transistor MOSFET de puissance, il faut charger et décharger sa grille. Pour obtenir des temps de commutation plus courts, nous pouvons utiliser un tampon (buffer), comme illustre à la figure 3.2.
Le transistor de puissance utilisé est un NMOSFET, parce que les performances des transistors à canal P sont réduites par rapport aux transistors à canal N.
Pour un convertisseur DC/DC en technologie CMOS, les pertes de conduction des commu- tateurs de puissance sont causées par les résistances à l’allumage (turn-on resistance) des transistors MOSFET [1]. Lorsqu’il y a des courants traversant des interrupteurs d’alimenta- tion fermés, une partie d’énergie est consommée par ces résistances. Les pertes de conduction des commutateurs de puissance côté bas et côté haut sont exprimées par les équations 3.21et
3.22 [47] : PC−lowsw = Ron−lowsw T Z tlowsw 0 i2L(t)dt (3.21) PC−highsw = Ron−highsw T Z thighsw 0 i2L(t)dt (3.22)
Selon les expressions trouvées, nous pouvons constater que les pertes de conduction des in- terrupteurs de puissance sont déterminées par le courant de l’inductance et la résistance à
Table 3.2 – Les paramètres pour conception pour les transistors à commutation.
Valuer WL Valuer WL
PMOS (10µ/180n), multiplicateur 40 NMOS (10µ/180n), multiplicateur 80
l’allumage de MOSFET. Alors, pour réduire cette perte, nous devons réduire la résistance [24].
L’équation pour la résistance à l’allumage est déduite à 3.23[47] :
Ron=
1
µCoxWL Vgs− Vth
(3.23)
Selon l’équation 3.23, le rapport W
L est la seule variable pour régler la résistance. Alors, pour
réduire les pertes de conduction, nous devons utiliser les transistors avec ce rapport élevé. Les dimensions de commutateur de puissance MOSFET est déterminée à partir de la valeur de crête du courant de l’inductance et la tension de borne du commutateur. Si nous connaissons le courant maximal traversant le transistor de commutation et la chute de tension maximale à ses bornes, le rapport de W
L du transistor peut être obtenu par les équations3.24et3.25.
(W L)n= IL−pick µCox Vgsn− VthnVds−max (3.24) (W L)p = IL−pick µCox Vgsp− VthpVds−max (3.25)
Les valeurs calculées pour le transistor de puissance et la diode sont illustrés dans le tableau
3.2.
3.5.1 Pertes de puissance
L’efficacité des convertisseurs est le principal facteur à tenir en compte, surtout quand la prolongation de la durée de vie de la batterie est un objectif principal. Comme nous avons déjà expliqué, pour les convertisseurs à découpage, le rendement est réduit par les pertes de conduction et les pertes de commutation.
Chapitre 4
Le schéma et les résultats
expérimentaux
4.1
Le schéma
Le convertisseur élévateur DC/DC en mode tension a été conçu avec la technologie TSMC CMOS 0.18µm et a été simulé avec le logiciel Cadence. En raison des limitations technolo- giques, toutes les composantes du convertisseur ne sont pas intégrées à l’intérieur de la puce. Premièrement, nous ne pouvons intégrer l’inductance et le condensateur à l’intérieur. La raison est qu’une grande inductance demande une grande surface et une petite résistance en série, et que son intégration réduirait considérablement l’efficacité du convertisseur élévateur.
Deuxièmement, pour faciliter le contrôle de la tension de sortie, nous implémentons le diviseur de tension à l’extérieur de la puce. Cela permet de modifier la tension de sortie plus facilement avec les éléments de hors de puce. De plus, le condensateur CL utilisé pour diminuer le bruit
est également à l’extérieur de la puce.
La configuration (schéma) finale de la puce du convertisseur DC/DC est illustrée à la figure
4.1. La région encerclée en noires est la partie intégrée à l’intérieur de la puce. Elle comprend deux transistors MOS de puissance, des comparateurs, un réseau de miroirs de courant, des buffers (tampons) et les blocs de commande logique numérique. La surface de la puce est d’environ 0.4mm et la taille du transistor de puissance est 0.1mm. Ce convertisseur permet de fournir une tension d’alimentation optimale de 4.2V avec une tension d’entrée variant entre 1.4V et 1.8V . L’espace non utilisé sur cette puce permettra d’y ajouter d’autres dispositifs biomédicaux à l’avenir.
La configuration finale de l’ensemble du convertisseur BOOST est illustrée à la figure4.2. La figure 4.3 montre les différents blocs du convertisseur en détail. Il comprend les transistors MOS à interrupteur de puissance, les comparateurs, les tampons, le bloc d’oscillateur, les
Figure 4.1 – Schéma principale du convertisseur BOOST. condensateurs et les résistances.
Pour la conception avec le logiciel Cadence, il faut respecter des règles générales. Pour concevoir deux transistors qui ont un nœud en commun, nous les avons divisés en parties égales et nous avons interconnecté les huit éléments (figure 4.4).
Pour obtenir une résistance d’allumage très faible, les rapports de W
Ldes transistors doivent
être importants. Dans ce travail, les rapports des deux transistors MOS utilisés sont présentés au tableau3.2. Pour les rapports plus élevés, nous utilisons la structure de doigt (finger) pour réduire le format de chaque unité de transistor. Dans cette structure, un seul transistor avec un rapport de forme extrêmement élevé, est divisé en plusieurs cellules unitaires qui se connectent les unes aux autres. Mais cette structure demande aussi beaucoup d’espace.
Nous divisons les grands transistors de commutation de puissance en plusieurs petites cellules et les plaçons en parallèle, comme illustre à la figure 4.5. En utilisant cette approche, la conception de la disposition des transistors de commutation de puissance sera facilement mise en œuvre. La raison est que le transistor avec un rapport d’aspect élevé a été divisé en plusieurs cellules indépendantes. En appliquant la structure de doigt, il est facile de concevoir une telle cellule unitaire. De plus, un autre avantage est que la résistance d’allumage du transistor de
Figure 4.2 – Le schéma de convertisseur BOOST.
Figure 4.3 – Le schéma de convertisseur BOOST.
puissance sera réduite par la structure parallèle. Étant donné que la perte statique causée par la résistance d’activation du transistor de de puissance est un facteur dominant dans le mécanisme
Figure 4.4 – Schéma pour les transistors.
Figure 4.5 – La division de transistor de puissance.
de perte, cette approche peut effectivement améliorer l’efficacité du convertisseur élévateur. En général, les commutateurs de puissance sont les composants les plus consommateurs de surface. En utilisant la structure proposée, nous pouvons économiser l’espace.
4.2
La simulation du routage (post layout simulation)
Nous avons simulé le convertisseur DC/DC une fois que son routage (layout) a été terminée avec l’objectif d’utiliser un nombre minimal de composants externes et une bonne régulation. Les fonctionnalités de ce convertisseur DC/DC sont vérifiées par la simulation du routage (post layout) est effectuée avec le logiciel Cadence.
Le schéma d’essai (test bench) est présenté à la figure 4.6. Une source de tension idéale est utilisée pour fournir la tension d’entrée et une source de 700mV pour la tension de référence. La conception est basée sur les données du tableau4.1. afin de créer une alimentation électrique de 4.2V à partir d’une tension basse inférieure à 1.8V . La tension minimale pour le système de contrôle est d’environ 1.4V . Ce système en mode tension maintient une tension de sortie stable. Les résultats de simulation avec le logiciel Cadence sont illustrés aux figures4.7,4.8et
4.9.
La figure4.7(a) montre le résultat d’oscillateur. Une forme d’onde en dent de scie est réalisée à l’aide du miroir de courant. Comme nous l’avons expliqué, la tension d’amplificateur d’erreur
Figure 4.6 – Le schéma pour tester le convertisseur avec le logiciel Cadence (Test bench). Table 4.1 – La configuration des pattes.
Patte DESCRIPTION
Vcc La tension entrée, 1.8V
Vref La tension de référence, 700mV
GND La masse
SW Drain de transistor de puissance FB La patte d’entrée pour la boucle de rétroaction
Ramp Le condensateur utilisé pour réguler la fréquence de l’oscillateur
est comparée avec ce signal en dent de scie par le comparateur de tension PWM. Cela entraîne une correction de la tension de sortie. De cette façon, lorsque Vout augmente, la sortie de
l’amplificateur d’erreur diminue, et inversement. La figure 4.7 (b) montre la tension de CK (clock) qui a été utilisée pour l’amorçage et le blocage du transistor de l’oscillateur.
La figure 4.8 montre les tensions sur la grille et le drain du transistor de commutation. La variation de la tension de PWM est entre 0 et la tension de l’entrée. La figure 4.8(a) illustre la tension de PWM qui va servir pour amorcer le transistor de puissance et la figure 4.8 (b) montre la tension sur le drain du transistor de puissance.
La figure 4.9 montre la tension de sortie. Cette tension augmente lentement et arrive à une valeur stable. Nous pouvons voir que, lorsque la tension d’entrée augmente de 0 à 1.8V , la tension de sortie de convertisseur devient égale à 4.2V . L’augmentation de la tension de sortie s’effectue en douceur, ce qui empêche la tension de sortie d’augmenter rapidement. Sur la base des résultats de la simulation, nous pouvons conclure que le convertisseur élévateur conçu génère une tension très stable. La fonctionnalité de ce convertisseur DC/DC a été vérifiée par
Figure 4.7 – Le résultat de simulation (a) rampe, (b) CK.
Figure 4.8 – Le résultat de simulation (a) la tension de drain du transistor de commutation, (b) la sortie de PWM.
la simulation de post maquette avec le logiciel Cadence et ensuite par une puce réelle. Le résultat de simulation de post layout est montré à la figure 4.10. Nous pouvons constater que les résultats de simulation et post layout sont identiques. Selon le schéma du signal en dent en scie, la fréquence de PWM est environ 1 MHZ (calculée au chapitre 3). Les résultats obtenus à partir de la simulation post layout sont illustrés à figure 4.11. La tension de la sortie s’élève lentement et devient stable. La figure 4.11 (a) montre le résultat de PWM qui est utilisée pour contrôler le temps d’amorçage du transistor de commutation. La figure 4.11
Figure 4.9 – La tension de sortie.
Figure 4.10 – Le résultat de simulation avec le logiciel Cadence signal en dent en scie en rouge et Ck en bleu.
(b) montre le signal en dent de scie qui est comparé avec la tension de référence pour génère l’impulsion de PWM. La figure 4.11(c) illustre la tension de drain du transistor de puissance et la figure 4.11(d) la tension de la sortie qui est de 4.2V .
Figure 4.11 – Le résultat de simulation post-masques (a) PWM (b) le signal en dent de scie (c)Drain du transistor (d) la tension de la sortie.
Figure 4.12 – Le courant de l’inductance.
Table 4.2 – Le résultat de la régulation avec la simulation de post layout.
Rout(Ω) 150 200 250 300 350
Vout(V) 3.95 4.2 4.24 4.29 4.35
Iout(mA) 26.5 21 16.9 14.2 12.4
Iin(mA) 64.1 56 52 46 40
La figure 4.12 montre le courant de l’inductance. Comme nous avons déjà expliqué, pendant l’amorçage du transistor de puissance, le courant de sortie est entièrement fourni par le conden- sateur de la sortie. Lorsque le transistor se bloque, puisque le courant dans une inductance ne peut pas changer instantanément, le gradient du courant dans l’inductance inverse avec la tension à ses bornes pour essayer de maintenir le courant moyen constant.
Table 4.3 – Résumé des performances. Paramètres Valeur Technologie TSMC CMOS 0.18µm Tension d’entrée 1.4V ∼ 1.8V Tension de sortie 4.2V Fréquence 1M Hz Ondulation de tension 0.06V Puissance de sortie 84mW
Efficacité 88%, Iout= 21mA, L = 6.8µH
Nous avons fait varier la résistance de charge et le résultat est illustré au tableau 4.2. Nous pouvons constater que le passage variable pour la tension se situe entre 3.95V et 4.35V pour des résistances entre 150Ω et 350Ω. La régulation de tension de cet hacheur est performante. Enfin, l’efficacité du convertisseur de puissance peut être calculée à partir des résultats de simulation de courant. Étant donné que la consommation d’énergie de la source de tension est extrêmement faible par rapport à celles de la source de tension d’entrée, la formule de calcul peut être écrite comme l’équation4.1 :
η = VoutIout
VinIin (4.1)
Dans laquelle le courant traversant la source d’entrée est (selon la figure4.12) approximative- ment 56mA.
η = 4.2 × 21mA
1.8 × 56mA = 88% (4.2)
Le résultat du calcul montre (l’équation 4.2) que l’efficacité du convertisseur peut atteindre 88% avec un courant de charge de 21mA. Les performances sont résumées dans au tableau
4.3.
4.3
La fabrication de la puce
Pour vérifier l’analyse théorique, le convertisseur DC/DC proposé a été mise en œuvre avec un processus COMS standard de 0.18µm. Ce convertisseur est contrôlé par modulation de largeur d’impulsion (PWM). Pour exécuter la puce, nous devons d’abord avoir les résultats de l’oscillateur. Nous avons déjà expliqué la partie sur l’oscillateur au chapitre trois et les résultats de simulation avec le logiciel Cadence sont illustrés à la figures 4.11.
La puce consiste en un circuit intégré qui se compose de deux parties principales : une puce de silicium très petite et fragile et un boîtier destiné à protéger la puce de silicium interne
et à fournir aux utilisateurs un moyen pratique de manipuler le composant. Les fils sont plus minces et sont nécessaires pour connecter des puces à l’externe et permettre l’alimentation de signaux électroniques à travers la puce. La connexion de ces fils minces est illustrée à la figure
4.13 (wire bonding).