Le Comparateur - Conception et mise en œuvre d'un convertisseur DC/DC 4.2V en technologie CMOS

Le comparateur joue un rôle très important dans la plupart des circuits et la performance de ces circuits est fortement influencée par le choix du comparateur. Le comparateur compare un

Figure 2.8 – Le comparateur.

signal analogique à une tension de référence, ou à un autre signal analogique, et génère une sortie sur la base de cette comparaison.

Le fonctionnement de base du comparateur est illustré à la figure 2.8. La sortie est à son niveau haut (high), lorsque la tension sur l’entrée non-inverseur est supérieure à la tension sur l’entrée inverseur. Elle est à son niveau bas (low) lorsque l’entrée non-inverseur est inférieure à la tension d’entrée inverseur.

Le comparateur à boucle ouverte à deux étages est fondamentalement un amplificateur opé- rationnel à deux étages. La seule différence est que le comparateur n’a pas besoin de compensation. Une compensation dans un amplificateur opérationnel à deux étages est nécessaire pour améliorer la stabilité, mais dans ce cas, la stabilité n’est pas nécessaire, car elle ne fera que ralentir la commutation. Donc, pour améliorer la vitesse de l’ampli-op, nous supprimons la partie compensation. De plus, si le comparateur n’est pas compensé, il aura la plus grande largeur de bande possible et aura une réponse plus rapide [42].

Le comparateur de la figure 2.9 est conçu pour le contrôleur de PWM. L’étage différentiel d’entrée est identique à celui de l’amplificateur et des transistors dans les miroirs de courant afin de réduire les courant capacitif parasites.

2.2.1 Le schématique de comparateur

La figure2.9 représente le comparateur à deux étages. Le premier est l’étage différentiel et le second est un étage à source commune pour augmenter le gain. La méthode de conception est la même que pour l’amplificateur [43].

2.2.2 Calcul théorique

Les dimensions de transistors sont calculées par la même méthode que pour l’amplificateur, sauf pour les transistors de la sortie. Pour augmenter la plage de fréquence, nous augmentons la largeur des transistors de Q6 et Q5. La limite de largeur pour Q6 est W = 8.9.

Figure 2.9 – Comparateur à deux étages.

2.2.3 Simulation

Les relations des transistors utilisées dans la simulation sont montrées au tableau 2.3.

Les simulations sont effectuées avec le logiciel Cadence et les résultats sont montrés aux figures

2.10 et2.11.

Table 2.3 – Les paramètres pour conception de comparateur.

Valuer W_L Valuer W_L W L 1,2 (20/1) W L 3,4 (1/2) W L 5 (1/1) W L 6 (8.9/1) W L 7 (5/1) W L 10,11,12,13,14 (1/1) W L 15 (4/2) CC 0.4pF RC 25k RB 25k

Figure 2.10 – Réponse AC.

Figure 2.11 – Gain.

2.3 NAND

2.3.1 Le schématique

La réalisation de CMOS NAND avec combinaison de PMOS et NMOS, est montrée à la figure

2.12. Lorsque Va et Vb sont élevés, c’est à dire à 1.8V , les deux PMOS seront ouverts et les

deux NMOS seront court-circuit. La sortie Voutsera mise à la masse 0V . Si l’une des entrées est

Figure 2.12 – CMOS NAND. à Vdd ce qui fournit une sortie élevée 1.8V .

2.3.2 Calcul

La technique de la simulation de portes logiques est réalisée avec 180nm. En changeant la largeur des transistors, nous pouvons obtenir les différentes vitesses. Si nous voulons avoir des temps de montée et de descente égaux, il faut choisir des transistors de même taille.

Les deux transistors connectés en série doivent donc avoir la même dimension. La dimension du PMOS est trois fois plus grande que celle des transistors NMOS, afin d’obtenir les mêmes résistances et mobilité.

2.3.3 Simulation

Nous étudions différents rapports de largeur et de longueur pour avoir la vitesse appropriée. À la fin, nous utilisons le montage de la figure 2.12 et les valeurs de la tableau 2.4 pour la simulation. Le résultat est montré à la figure 2.13.

Table 2.4 – Les paramètres pour conception de comparateur fonction de NAND.

Valuer W_L

Valuer W_L PMOS (3µ/180n) NMOS (1.1µ/180n)

Figure 2.13 – Le résultat de NAND.

Figure 2.14 – NOT.

2.4 NOT

2.4.1 Le schéma

Un inverseur CMOS a des transistors NMOS et PMOS qui sont connectés au drain et à la grille (figure 2.14). La source de PMOS est connectée à Vcc et celui de NMOS à la masse.

Chaque fois que la tension d’entrée de l’inverseur varie entre 0 et 1.8V , l’état de la sortie varie également. L’inverseur CMOS ne contient aucune résistance. Il n’y a pas donc de chute de tension et cela rend l’inverseur plus efficace. Un autre avantage est qu’il y a une grande marge de bruit dans les deux états logiques.

Pour la fonction de NOT, nous pouvons avoir des temps de montée et de descente égaux. Pour attendre la vitesse maximale, nous choisissons la longueur minimale.

Table 2.5 – Les paramètres pour conception de NOT.

Valuer W_L Valuer W_L PMOS (3µ/180n) NMOS (1.1µ/180n)

Figure 2.15 – Le résultat de simulation pour NOT.

2.4.2 Simulation

Pour avoir la même vitesse pour les deux fonctions NOT et NAND, nous utilisons la même valeur qu’au tableau2.5. Le résultat est montré à la figure 2.15.

2.5 La simulation d’oscillateur

Nous avons déjà analysé la partie de l’oscillateur au premier chapitre. Il comprend trois parties. En plus, dans chapitre 2.1, 2.2, et 2.3, nous avons analysé et calculé les transistors. Nous utilisons les valeurs des tableaux 2.1à 2.5pour la simulation. L’oscillateur fournit une forme d’onde en dents de scie à PWM, pour comparaison avec les divers signaux de commande. La fréquence de l’oscillateur est sélectionnée avec les composants Ctet Rt. L’oscillateur charge

le condensateur de synchronisation externe avec un courant constant, dont la valeur est déter- minée par la résistance interne Rt Cela produit une forme d’onde de tension en dent de scie.

Nous utilisons le montage de la figure 2.16 et les valeurs des tableaux de 2.1 à 2.5. pour la simulation. Les résultats des simulations sont obtenus avec une alimentation de 1.8V . Nous choisissions aussi VH = 800mV et VL= 300mV.

Nous choisissons les valeurs de Ct et Rt selon le tableau 2.5, de façon à obtenir la fréquence

Table 2.6 – Les paramètres pour régler la fréquence de commutation.

Valuer Ct et Rt Valuer

Ct 10pF

Rt 60k

2.6 La bascule SR

La bascule et le tampon sont utilisés pour une réponse logique claire. Une bascule SR transfère le signal PWM et réduite le bruit. Le circuit tampon est exécuté pour appliquer le signal PWM au transistor de puissance.

La fréquence du comparateur PWM est égale à celle du signal de rampe. S’il y a du bruit sur le signal PWM, le signal d’horloge règle le verrou et le premier bord du PWM réinitialise le verrou et élimine le bruit.

CK et la sortie du comparateur varient comme une impulsion à un coup. Nous utilisons SR pour verrouiller le niveau logique de la porte PMOS.

2.6.1 Le schéma

Le circuit présenté à la figure 2.18est un verrou NAND de base, les entrées sont S et R pour initialiser et réinitialiser (set and reset). La bascule RS est connectée à un tampon, la figure est montré à 2.19.

Figure 2.17 – Le résultat de simulation la partie d’oscillateur, (a) ramp, (b) CK.

Figure 2.18 – La bascule SR.

Figure 2.19 – Le schéma de SR.

2.6.2 Simulation

La technique de la simulation des portes logiques est réalisée avec 180nm. Nous utilisons les valeurs du tableau2.4pour la simulation de NAND et du tableau2.5pour la partie de tampon. Le résultat est montré à la figure 2.20.

Figure 2.20 – La simulation de SR.

2.7 Délai

2.7.1 Le délai

Selon la figure 2.16, Le comparateur à hystérésis se met en marche lorsque VCt > VH et

CK = 1. Lorsque CK = 1, Q4 s’amorce et Ct se décharge avec un courant Idch qui est plus

que Ich [35]s. Lorsque VCt < VH, le comparateur se déclenche à nouveau et CK = 0. La

fréquence de commutation est choisie par les valeurs des composantes Rt et Ct [44].

La valeur de fréquence va expliquer au chapitre 3, la fréquence d’oscillation est expliquée par l’équation 2.41[45]. les valeur des VL et VH sont déjà expliqués.

fOSC =

IREF

2Ct(VH− VL) (2.41)

Étant donné que la source de courant s’allume rapidement, il y a une perte au niveau du commutateur et il faut du temps pour qu’il se stabilise.

Quand une porte commande une autre, toute la capacité connectée doit être chargée ou dé-

Figure 2.22 – Délai des transistors.

Figure 2.23 – Délai avec gate NOT.

chargée pour changer la tension à un nouvel état. La figure 2.21 illustrée les capacités. Alors le retard est :

delais :RonN(CdrainN + CdrainP + CgateN+ CgateP)

La vitesse de NAND n’est pas la même que pour l’amplificateur dessiné avec des MOSFET. Il prend plus de temps à se stabiliser [44]. Nous pouvons ajouter un NOT (figure 2.22) dans le circuit. Le schéma 2.23 montre ce changement.

Alors nous ajoutons deux portes NOT à l’entrée de la porte NAND pour avoir ce délai [44].. La topologie est montrée à la figure 2.24. Il y a des résistances et des condensateurs dans la logique numérique qui causent ce délai. Si nous appliquons un signal de tension à une entrée, la sortie ne répondra pas immédiatement, mais plutôt après un délai proportionnel à RC.

Figure 2.24 – Délai de porte NOT.

2.7.2 Protection contre une sous-tension

Un circuit sous tension arrête le convertisseur si la tension chute en dessous de 1.4V . Lorsque la batterie est en train de se décharger, le convertisseur entre en mode d’arrêt. Cette partie est implémentée pour éviter une défaillance du convertisseur, la décharge complète et une panne de la batterie.

Le trigger de Schmitt

Le trigger de Schmitt (Schmitt-trigger) est un circuit logique qui fournit une hystérésis ou deux niveaux de tension de seuil pour chaque niveau de tension montant et descendant. Cela peut éviter les erreurs lorsque nous avons des signaux d’entrée bruités à partir desquels nous voulons obtenir des signaux à onde carrée. Le trigger de Schmitt peut aussi être utilisé pour débarrasser un signal du bruit.

Afin d’obtenir deux seuils non symétriques différents, nous pouvons utiliser le circuit qui est illustré à la figure 2.25. L’entrée Vcc est connectée à l’entrée inverseuse de l’amplificateur.

Lorsque sa valeur atteindra le seuil supérieur, la sortie basculera à 0. Puis lorsque sa valeur baissera jusqu’au seuil inferieur, la sortie basculera sur 1.8V . Le point 2 est connecté à la grille du transistor de puissance pour bloque le transistor.

Quand la tension est moins de 1.4V , le point 2 envoi la commande pour le transistor de la puissance et la tension de sortie va être zéro. Cette protection est pour protéger la batterie.

Figure 2.26 – Simulation pour la protection contre une sous-tension, la tension d’entrée en rouge et la tension de sortie en bleu.

Le résultat est illustré à la figure 2.26. En diminuant la tension d’entrée jusqu’à 1.4V , nous constatons que la tension de sortie est déconnectée.

Cette protection déconnecte la charge des tensions d’entrée. En cas de sous-tension suspend le fonctionnement, pour des tensions d’entrée basses, ce qui évite une décharge trop importante des batteries.

2.8 Les tensions V

et V

Nous avons besoin deux tensions de référence pour comparer avec le signal en dent de scie, VH = 800mV et VL= 300mV. Il se compose d’un circuit générateur de courant qui fournit un

courant de référence VH et VL sont donnés par la tension grille-source d’un transistor MOS,

qui polarisé par le courant de référence tel que montré à la figure2.27. Le schéma2.28montre le résultat de simulation.

Chapitre 3

Dimensionnement, calcul et choix des

éléments

3.1 Fréquence de convertisseur

Pour la conception d’un convertisseur DC-DC, la première étape consiste à déterminer les composants d’électrique, la fréquence de commutation, les paramètres des interrupteurs de puissance, les caractéristiques de l’inductance et de la capacité du condensateur de charge [46] [47] Dans la littérature il y a des discussions sur cette étape qui ont été rapportées [48] [26]. Étant donné que la puissance de sortie du convertisseur élévateur est calculée par l’équation

3.1 :

Pout = Vout× Iout = 4.2 × 20mA = 84mW (3.1)

En supposant que l’efficacité de conversion de puissance η est de 90%, alors la puissance d’entrée du convertisseur élévateur sera :

Pin =

Pout

η = 93.33mW (3.2)

Pour un convertisseur DC-DC élévateur de tension, l’inductance est toujours connectée à la borne d’entrée et son courant moyen est égal au courant moyen d’entrée du convertisseur. Par conséquent, la valeur moyenne du courant d’inductance iLave est comme l’équation3.3:

iLave=

Vin

= 51.85mA (3.3)

Pour une forme d’onde triangulaire du courant de l’inducteur, la relation entre la valeur moyenne i et la valeur de crête i est exprimée par l’équation3.4.

Ainsi, la valeur de crête du courant d’inductance est :

iLpeak= 2 × iLave= 103.7mA (3.4)

Ce résultat est obtenu par un calcul mathématique basé sur de nombreuses hypothèses idéales. En réalité, la valeur de crête du courant d’inductance devrait être un peu plus élevée que le résultat calculé, alors : iLpeak≈ 104mA.

Le choix de l’inductance est lié à la fréquence de commutation du convertisseur DC-DC, l’augmentation de la valeur l’inductance réduite la fréquence de commutation du convertisseur. La relation entre l’inductance L et la fréquence de commutation fsw du convertisseur DC-DC

survolteur conçu dans ce travail est obtenue à partir des équations suivantes [49].

Depuis l’équation3.5, nous obtenons les équations3.6et3.7qui expriment les conditions pour la valeur de la tension et du courant de l’inductance pendant les intervalles de l’état saturé (temps on) (équation3.9 ) et état bloqué (temps off) (équation3.10).

VL= L di dt (3.5) Vin= L iLpeak ton (3.6) Vout− Vin = L iLpeak tof f (3.7)

Étant donné que les tensions d’entrée et de sortie du convertisseur élévateur sont connues, le rapport du ton et du tof f est comme l’équation3.8.

ton

tof f

= 4

3 (3.8)

Puisque la période de commutation T du convertisseur élévateur est égale à T = ton+ tof f.

Nous pouvons donc obtenir :

tof f = 3 7T (3.9) ton = 4 7T (3.10)

L × fsw =

4.32

104 × 4.2 = 9.89 (3.11)

Dans laquelle fsw est la fréquence de commutation, qui est égale à l’inverse de la période

de commutation fsw = _T1. Ainsi l’équation 3.11 donne la relation entre l’inductance L et la

fréquence de commutation fsw.

Donc, si une inductance de valeur 1µH est utilisée dans le convertisseur DC-DC survolteur, la fréquence de commutation maximale du convertisseur sera d’environ 9.98MHz ; et si une inductance de valeur 8µH est utilisée, la fréquence de commutation maximale sera d’environ 1.2M Hz.

Lorsque l’inductance est déterminée à 6.8µH démonstration détaillée dans la section 3.2 ), nous obtenons les valeurs idéales de la période de commutation (les équations 3.12 et3.13) :

T = 1 fsw = L 9.89 = 687ns (3.12) ton= 392ns (3.13) tof f = 295ns

3.2 Inductance

L’inductance est un élément clé, elle stocke l’énergie pendant la conduction du transistor de puissance (MOSFET) et la transfère l’énergie vers la sortie par la diode de sortie pendant le blocage de ce dernier (MOSFET).

Le dimensionnement de l’inductance est principalement déterminé par la valeur maximale du courant et par l’ondulation de courant admissible. L’ondulation de courant décroît à fur et à mesure que la fréquence de commutation augmente pour une valeur d’inductance donnée. Nous devons faire un compromis entre une faible ondulation du courant et une grande efficacité du convertisseur.

Lors du choix d’une inductance appropriée, le courant de saturation nominal de l’inductance doit être supérieur au courant continu maximal en entrée du régulateur. La valeur de l’inductance d’un convertisseur élévateur est déterminée à partir de l’ondulation du courant d’inductance. La valeur moyenne du courant de l’inductance IL(DCmax) est calculé en utilisant

l’équation 3.14 [46]. Ainsi, l’inductance se calcule en utilisant l’équation 3.15. Il est suggéré que ∆IL (ondulation de courant ) devrait être 20% ∼ 40% de IL(DCmax) .

Figure 3.1 – Convertisseur élévateur.

I_L(DC−max) = Vout× Iout(M ax)

Vin× η (3.14)

Vout:La tension de sortie du convertisseur élévateur

Iout(M ax):Le courant de sortie maximum

Vin:L’efficacité du convertisseur

L = Vin× (Vout+ VD− Vin)

∆IL× fsw× (Vout+ VD) (3.15)

fsw :La fréquence de commutation

VD :La tension directe de la diode

La suggestion du rapport d’ondulation de 20% ∼ 40% ne tient pas compte de la dimension de l’inductance. À la condition que le courant de sortie soit faible, cette suggestion peut résulter en une grande valeur de l’inductance qui n’est pas applicable dans un circuit réel [46]. Selon l’équation 3.16, l’inductance que nous avons calculée est environ 5.7µH

L = Vin× (Vout+ VD − Vin) ∆IL× fsw× (Vout+ VD)

= 1.8 × (3.1)

0.2 × 1M × (4.9) = 5.7µH (3.16) De ce fait, nous avons examiné quelques valeurs pour arriver à une dimension raisonnable, et nous avons choisi une inductance entre 5.6µH et 8µH.

Les autres caractéristiques sont aussi importantes pour le choix de l’inductance : — Tolérance

— Courant

— La fréquence de test de l’inductance — La résistance DC Rdc

Table 3.1 – Les caractéristiques de l’inductance fixe. Paramètres Valuer N de distributeur LQH55DN6R8M03L Inductance 6.8µH Résistance DC 103.6mΩM ax Fréquence 1M Hz Tolérance ±20% Puissance de sortie 84mW Courant 2A

L’inducteur doit être capable de gérer le courant de crête de commutation sans saturer le noyau, ce qui entrainerait une perte d’inductance [49]. Les inductances de grande valeur abaissent le courant d’ondulation et réduisent les pertes par hystérésis magnétique du noyau. Les pertes totales de la bobine peuvent être combinées dans la résistance de perte Rs, qui est effectivement

connectée en série ave l’inductance idéale. La résistance continue Rdc est également spécifiée

dans les fiches techniques des inductances qui dépanades du matériau et da la taille du fil, ainsi que du type de construction des inducteurs SMD [49].

Nous avons choisi l’inductance avec les spécifications de la Table 3.1.

3.3 Condensateur

Dans la topologie d’un convertisseur élévateur, l’inductance joue un rôle important pour la réduction du filtrage d’entrée. Un condensateur céramique est souvent suffisant pour le filtrage de la tension d’entrée pour réduire l’amplitude de la tension d’ondulation à des niveaux ac- ceptables [50]. Lorsqu’on utilise un condensateur céramique pour de filtrage d’entrée, il doit être placé près que possible du pin de VDD du circuit intégré.

Ainsi, le condensateur se calcule en utilisant l’équation 3.17 [51].

Cmin−IN =

Iout× D × (1 − D) × 1000

fsw× ∆Vout (3.17)

∆Vout:tension d’ondulation crête -crête maximale

Cmin−IN :condensateur céramique minimal (µF )

Vout

Vin

= 1

1 − D, D = 0.58 (3.18)

Le condensateur peut calculée comme l’équation 3.19, nous supposons que la tension d’ondulation crête -crête maximale est moins de 10mV [51].

Cmin−IN =

20mA × 0.614 × (1 − 0.614)

1M × 10mV = 4.9nF (3.19)

Du côté de la sortie, le condensateur de sortie réduit l’ondulation de la charge et aide à fournir une tension de sortie stable pendant le régime transitoire de charge. Une fois que l’inductance du filtre a été calculée, la valeur du condensateur de filtrage de sortie est calculée. Un condensateur électrolytique n’est pas recommandé pas à cause de son mauvais comportement en haute fréquence. Il faut lui ajouter en parallèle un condensateur de type céramique. Avec une compensation externe, l’équations3.20peuvent être utilisées pour ajuster les valeurs du condensateur de sortie pour une ondulation de tension de sortie souhaitée qui devrait être inférieur à 10mV .

Cout(min)=

I_out(max)× D fs× ∆Vout

, Cout(min) = 1.14µF (3.20)

C_out(min) :Le condensateur minimum de sortie I_out(max):Maximum courant de sortie

D : Rapport cyclique

fs :Minimum fréquence de commutation ≈ 1MHZ

∆Vout:Ondulation souhaitée de tension de sortie ≈ 10mV

3.4 Diode

Un transistor de puissance avec une diode polarisée en inverse entre le drain /source et le substrat est utilisé pour implémenter la diode. Le courant nominal moyen de la diode doit être supérieur ou égal au courant de sortie maximal. Le calcul de cette diode va expliquer à 3.5.

3.5 Le transistor de puissance

L’augmentation de la vitesse de commutation des MOSFET a permis d’augmenter la fréquence de commutation de l’alimentation ce qui a aussi réduit la taille de ces alimentations. Des puces à modulation de largeur d’impulsion capable de fonctionner à des fréquences plus élevées ont

aussi été développées. Les fréquences élevées réduisent la taille des transformateurs et des condensateurs de filtrage en plus de la réduction de tout le reste [47].

Il faut tenir compte que les pertes du transformateur vont augmenter pour les fréquences plus élevées [52].

Le type à canal N est alimenté par une tension d’alimentation positive. L’impédance de charge est connectée entre la source d’alimentation positive et le drain. Le courant, contrôlé par une tension positive entre grille et source, passe du côté positif à travers l’impédance de la charge dans le drain et revient de la source au côté négatif. Pour piloter un transistor MOSFET de puissance, il faut charger et décharger sa grille. Pour obtenir des temps de commutation plus

Dans le document Conception et mise en œuvre d'un convertisseur DC/DC 4.2V en technologie CMOS 0.18 um (Page 45-66)