10.4 Accélération de l’allumage
11.1.2 Pixels indépendants
Le lien entre donnée à afficher et ensemble de pixels allumés peut aussi être fait sans associer les pixels à un bit particulier du signal d’entrée. On envisage alors l’utilisation de pixels indépendants les uns des autres, dont l’allumage est organisé de manière thermométrique, comme cela a déjà été proposé pour l’implémentation de DAC en courant [106]. Dans ce cas, comme illustré en Figure 11.3 avec l’affichage du code "001010", pour tout code d’entrée n, les n premiers pixels de la matrice sont allumés. Le fonctionnement indépendant de chaque pixel au regard de ses voisins, implique qu’un signal de contrôle spécifique est requis pour chaque pixel. Ces signaux peuvent être obtenus par l’expression sous forme thermométrique
du code d’entrée. Cette solution ne s’avère cependant pas viable, en raison des 2n- 1 signaux
à générer et router au travers d’une matrice de n bits. Dans le domaine des DAC en courant, pour lesquels ce type d’organisation est connu de longue date, cette problématique est résolue grâce à un adressage matriciel des cellules unitaires. Chaque cellule génère son propre signal d’activation à partir d’un signal distribué par ligne, et un signal distribué par colonne [106]. Dans l’exemple d’un décodage horizontal présenté en Figure 11.3, les signaux distribués en colonne sont générés par décodage thermométrique des bits de poids faible du code d’entrée. Les signaux distribués en lignes sont quant à eux obtenus par décodage thermométrique des bits de poids fort. Chaque pixel génère son propre signal d’activation grâce à une fonction logique décrite par l’équation 11.2.
FIGURE11.3 – Exemple de répartition thermométrique des pixels allumés pour une entrée sur 6 bits
La répartition des pixels allumés de manière thermométrique induit une structure régulière dans les lignes de distribution des signaux. Toutes les lignes verticales, correspondant chacune
P (n, m) = Ln+ Ln−1×Cm (11.2)
P (n, m) : Signal d’activation généré au niveau du piel se tranvant sur la ligne n et la colonne m Ln: Signal ligne de la ligne de rang n
Cn: Signal colonne de la colonne de rang n
à une sortie du contrôleur colonne, parcourent la même longueur et distribuent leur donnée au même nombre de pixels. Il en va de même pour les lignes horizontales. Les temps de propagation des signaux sont alors naturellement équilibrés, et seul un équilibrage entre lignes et colonnes est à réaliser au niveau design. Les différents pixels de la matrice présentent une conception identique, notamment au niveau des interconnexions délivrant les signaux de contrôle ; ce qui s’avère généralement positif d’un point de vue des dispersions entre circuits pixel.
Cette organisation matricielle présente la particularité d’assurer par construction la mono-tonicité de la conversion effectuée, grâce à l’allumage thermométrique des LEDs. Lorsque l’affichage passe du code n au code n + 1, les pixels déjà allumés le restent, tandis qu’un pixel supplémentaire est activé. Grace à la consommation constante des circuits pixels, l’allumage d’une LED supplémentaire n’a pas d’effet sur la chute de tension subie par l’alimentation, et n’entraine donc pas de modification de la luminance générée par les autres pixels. L’amplitude du signal optique généré augmente donc nécessairement quelle que soit l’ampleur de la dispersion entre pixels. De plus, comme présenté dans le chapitre 12.2, avec une distribution judicieuse des alimentations, la disparité pixel à pixel liée aux chutes de tension est très faible selon l’axe horizontal. Un décodage vertical, entrainant l’allumage de colonnes complètes de la matrice, permet alors de limiter l’effet de ces disparités par moyennage sur une colonne de pixels.
L’utilisation de pixels indépendants allumés de manière thermométrique, semble constituer une solution plus convaincante que la formation de groupes de pixels chacun associé à un bit du code d’entrée. Ce mode d’organisation nécessite la mise en place de décodeurs combinatoires, afin de mettre en forme la donnée avant de la distribuer au travers de la matrice. Il s’avère cependant plus homogène dans sa réalisation et plus résiliant face aux disparités de luminance entre les différents pixels, qu’elles soient induites par le circuit ou dues à la dispersion des LEDs employées. L’allumage thermométrique de pixels indépendants a donc été retenue, et employé pour l’évaluation des performances du circuit proposé.
Dimensionnement du circuit pixel
On s’intéresse ici au dimensionnement du circuit pixel, dans l’objectif de maximiser la linéarité de la conversion réalisée par la matrice, tout en respectant l’encombrement maximum imposé par les dimensions des LEDs utilisées. Le schéma du circuit considéré est présenté en Figure
12.1, le transistor Ts1 constitue la source de courant du pixel, Ts2 un cascode pour cette
source, et Tc1un second cascode nécessaire au fonctionnement du mécanisme d’accélération
de l’allumage. Ti 1et Ti 2constituent avec Ccomple mécanisme d’accélération de l’allumage,
tandis que To f f permet l’extinction du pixel. Lorsque le pixel est allumé, une tension de 5 V
est appliquée aux bornes de la LED, et le nœud C présente un potentiel de 2,25 V. Afin que les
transistors Ts1, Ts2, et Tc1fonctionnent en régime saturé durant cette phase, l’alimentation
analogique est placée à 3,3 V. Ts1, Ts2, Tc1, et To f f sont implémentés à l’aide de transistors 3,3
V, tandis que Ti 1et Ti 2sont des transistors numériques 1,2 V.
La question de dimensionnement porte principalement sur Ts1, Ts2, et Tc1. Ti 1et Ti 2sont
dimensionnés avec L=Lmin=130nm et respectivement W = 10µm et W = 5 µm, afin d’assurer
à l’inverseur un temps de montée inférieur à 1 ns. De la même manière, To f f est dimensionné
avec L = Lmin = 350 nm et W = 10µm pour assurer une extinction du pixel en 1,5 ns. La Figure
12.2 présente une estimation de l’encombrement de différents éléments du pixel dont les dimensions sont fixes, par rapport à l’encombrement total du pixel matérialisé par le rectangle
FIGURE12.1 – Schéma électrique du circuit pixel
12.1 Méthode de dimensionnement
Le dimensionnement est réalisé pour le fonctionnement du pixel allumé en régime établi, car le point de fonctionnement des transistors cascode est défini pour une unique valeur de courant. La compatibilité du circuit obtenu avec l’injection de courant réalisée par le mécanisme d’accélération d’allumage est tout d’abord supposé, puis vérifié par simulation une
fois le dimensionnement terminé. Les transistors Ts2et Tc1remplissent un rôle similaire, et
sont soumis au même courant de drain, des dimensions et une tension drain source identiques leurs sont alors associées pour ce dimensionnement.
Afin d’assurer à Ts1, Ts2et Tc1un fonctionnement en régime saturé, on fixe pour ces transistors
l’égalité décrite par l’équation 12.1. La simple définition du potentiel VA permet alors de
V g s − Vt= V d s − Vmar g e (12.1)
V g s : Tension appliquée entre la grille et la source du transistor Vt: Tension de seuil du transistor
V d s : Tension appliquée entre le drain et la source du transistor
Vmar g e: Une marge de tension de -50 mv prise par rapport à l’inégalité théorique Vgs - Vt<= Vds
déterminer un rapport W/L pour chaque transistor. En respectant ce rapport, on fixe L =
Lmin = 300 nm pour Ts2et Tc1. La surface de Ts1est maximisée avec un L aussi important
que possible compte tenu de l’espace restant disponible dans le pixel, tout en s’assurant que le transistor reste saturé (condition nécéssaire pour une bonne recopie de courant). Un
potentiel VAélevé permet de réduire l’encombrement de Ts2et Tc1et d’augmenter celui de
Ts1, minimisant ainsi les disparités entre courants pixel liées aux dispersions technologiques
des transistors [41]. A l’inverse un potentiel VAplus faible entraine l’emploi, au niveau de Ts1
d’une valeur Vgs - Vt plus importante pour générer un même courant. La transconductance
de Ts1définie par l’équation 12.2 est alors réduite, et la disparité de courants entre pixels due
à la chute de tensions dans les rails d’alimentation est elle aussi réduite.
g m = d ID dV g s = 2ID V g s − Vt (12.2) g m : Transconductance du transistor ID: Courant de drain
V g s : Tension appliquée entre la grille et la source du transistor Vt: Tension de seuil du transistor
Afin de déterminer le meilleur compromis quant à la valeur de VA, la linéarité de la conversion
opérée par la matrice est évaluée par simulation pour différents potentiels VAallant de 2,7 V à