Méthodes de dessin

Le logiciel de dessin de circuits intégrés LASI (LAyout System for Individuals) permet de dessiner des structures de micro circuits complexes avec des résolutions nanométriques. Comme la plupart des logiciels de dessin de circuits, ce logiciel permet de hiérarchiser des structures. Ainsi un circuit est fait d’un assemblage de cellules, qui contiennent des objets. Ces objets peuvent être constitués de sous objets, nommés boites, elles-mêmes faites avec

78 des polygones, qui à leur tour sont constitués de points (ou vertex dans le langage LASI). Cette distinction entre divers objets est importante car elle permet d’identifier les parties d’un dessin à partir du fichier généré en sortie.

Les dessins réalisés à partir de LASI sont contenus dans un fichier dont l’extension est .tlc. Lorsqu’il est lu sous format texte, ce fichier se présente sous forme de lignes de coordonnées. Un exemple de fichier de dessin de circuit est donné à gauche de la Figure 46. A droite les différentes parties qui nous intéressent sont explicitées.

En premières lignes on trouve un entête avec le nom de couches présentes dans le dessin, ainsi que le chiffre qui leur est attribué. Suivent des informations sur le fichier. Ce sont les lignes en vert. Tout le reste est une succession de coordonnées d’espace indiquant l’emplacement des divers objets. Les lignes en rouge donnent les informations générales du dessin, comme par exemple le nombre d’objets qu’il contient ainsi que les coordonnées de début et de fin. Les lignes en jaune correspondent au dessin d’un polygone, et celles en bleu à celles d’une boite. La suite du fichier est une succession de boites et polygones qui définissent le dessin entier.

Figure 46 : Dessin de circuits SQIF à partir du logiciel LASI. A gauche un fichier de données issu d'un dessin, à droite mise en évidence des différentes structures permettant de produire des fichiers de dessin à partir d'un éditeur de texte. En comprenant comment ces fichiers sont organisés, il est possible de les générer indépendamment du logiciel. C’est ce qui a été fait à l’aide de Scilab, un autre logiciel, orienté calcul vectoriel. Scilab permet de générer des fichiers texte avec des lignes et des colonnes de caractères. Ce logiciel donne également la possibilité de faire des calculs et de construire des interfaces graphiques basiques. De cette façon, un outil de dessin a été construit, permettant de générer des dessins de structures complexes qui n’auraient pas

79 pu être dessinées à la main dans un court intervalle de temps. L’algorithme permet, en fonction d’un certain nombre de paramètres choisis via une interface graphique, de produire des fichiers comme ceux de la Figure 46. Ces fichiers correspondent à des SQIF série, parallèle ou 2D. La majorité des dispositifs étudiées lors de cette thèse (résumés dans le Tableau 6) ont été conçus avec cet algorithme.

Pour leur simplicité de dessin et d’assemblage dans des structures complexes, les géométries des SQUIDs ont été choisies de forme rectangulaire. Cette géométrie est idéale pour des structures de réseaux 2D compacts comme celui de la Figure 47 d) De cette façon, on évite d’introduire des boucles qui ne sont pas des SQUID et qui piègent du flux de champ magnétique.

Dans cette figure on voir les types des structures qui seront étudiés. En a) est représenté un SQUID, avec les paramètres de variation dont on parlera plus loin. En b) est représenté un SQIF parallèle, en c) un SQIF série et en d) un SQIF 2D compact.

Figure 47 : Géométrie des boucles SQUID utilisées dans la conception des circuits. En a un SQUID avec les paramètres de variation des dimensions des surfaces. En b un réseau parallèle, en c un réseau série et en d un réseau 2D compact. Le masque de lithographie a été fait pour être utilisé avec un wafer de deux pouces entier, ou bien avec des puces de 1cmx1cm. Ainsi il est décomposé en 12 cellules. Une de ces cellules est un carré plein qui occulte une zone de 8mm x 8mm. Elle est utilisée pour la fabrication individuelle des puces. Lorsque l’on dépose une résine sur un échantillon, et que l’on fait tourner l’ensemble dans une tournette, de la résine s’accumule sur les bords. Pour des puces de petite taille cette accumulation de résine est proche des circuits et peut être problématique lorsqu’il faudra aligner le masque de lithographie qui permet de réaliser les pistes des circuits avec les contacts en or réalisés auparavant par gravure ionique. Afin d’enlever cette résine accumulée on utilise le carré plein pour occulter les circuits. Une insolation aux rayons UV nous permet alors d’enlever les bords de résine non occultés par le carré plein. Les 11 puces restantes dans le masque contiennent des circuits avec des jonctions Josephson. Les puces sont nommées Pn, n allant de 1 à 12. Le Tableau 6 résume le contenu des puces et leur fonction.

80 Tableau 6 : Liste de circuits conçus

Puce Principal paramètre d’étude Type de circuit Nombre de

circuits

Nombre de jonctions P1 Inductance

Couplage entre SQUID

SQUID à injection directe

60 132

P2 Circuits en parallèle Réseaux parallèles 20 2120

P3 Circuits parallèles, effet de focalisation Mise en 2D

Place des surfaces dans le réseau

Réseaux parallèles et réseaux 2D

31 5865

P4 Couplage entre réseaux parallèles Position des surfaces dans le réseau

Réseaux parallèles et 2D

12 11628

P5 Circuits en série Réseaux série 20 2120

P6 Couplage entre SQUID effet de focalisation

Réseaux série 26 1300

P7 Position des surfaces dans le réseau Couplage entre SQUID

Mise en 2D

Contrôle de courant de polarisation

Réseaux parallèles et 2D

26 8150

P8 Mise en série de réseaux 2D Réseaux 2D 9 22950

P9 Contrôle du courant de polarisation Structure compacte

Réseaux 2D 2 45900

P10 Nombre minimal de SQUID pour obtenir une réponse SQIF

Contrôle du courant de polarisation

Réseaux 2D 12 17074

P11 Limite de fabrication Réseaux 2D 2 94231

P12 Utilisé pour la fabrication Pas de circuit 0 0

81 Dans ce chapitre seule la puce P1 sera décrite car elle n’a pas pu être caractérisée expérimentalement, et qu’elle possède des circuits particuliers par rapport aux circuits étudiés lors de cette thèse. Les autres puces seront décrites au fur et à mesure que les résultats seront présentés dans les chapitres suivants.