Chapitre IV : Fabrication du Laser Hybride DBR III-V/Si
IV.2 La structuration de la partie silicium
4.2.1 L’enchaînement des étapes technologiques de fabrication
Le processus de structuration du SOI est fait suivant une approche consistant à réaliser un motif par une succession de lithographies puis de gravures. Les procédés que nous avons utilisés sont issus de la micro-électronique. Durant ces travaux, la structuration de la partie silicium a été réalisée sur des substrats SOI de 200 mm de diamètre. Les épaisseurs de SOI et de BOX sont respectivement de 500 nm et de 1 µm.
Les étapes technologiques utilisées pour fabriquer la partie SOI d’une puce avec laser hybride, en
IV.2 La structuration de la partie silicium
Back Side, sont présentées en Figure IV-1. La structuration du SOI peut être séparée en trois briques importantes :
1. La structuration en Front-Side.
2. Le collage d’une poignée de silicium et le retournement de l’empilement.
3. La structuration en Back-Side.
Figure IV-1 : Enchaînement des étapes technologiques utilisé pour la fabrication du jeu de masques LBSI.
Les étapes nommées WGFC, SLAB, METAL, LRES et LRIB comportent chacune une
lithographie, une gravure et des mesures de contrôles des dimensions et de l’aspect.
En général, après chaque étape de gravure, la plaque est contrôlée grâce à :
· Des mesures de l’épaisseur de la zone gravée et/ou de la zone non gravée à l’aide de l’ellipsométrie spectroscopique.
· Des mesures SEM-CD (Scanning Electron Microscope – Critical Dimension) déterminant les dimensions du motif par rapport à celles souhaitées.
· Des observations validant l’absence de résidus et/ou de défauts par microscope optique.
Les lithographies que nous avons utilisées durant la fabrication de nos puces sont soit des photolithographies DUV (Deep UV) 193 nm ou 248 nm soit des lithographies e-beam. Les gravures sont réalisées par RIE (Reactive Ion Etching). La lithographie e-beam est généralement utilisée lorsqu’une des dimensions d’un motif est inférieure à une centaine de nanomètres.
La structuration du silicium peut être réalisée selon deux manières différentes (Figure IV-2).
Compte tenu des techniques de fabrication mises à disposition, certains motifs nécessitent l’utilisation d’un masque dur, par exemple lorsque leurs finesses sont telles qu’une simple résine ne suffirait pas à obtenir la résolution souhaitée. Ainsi, un masque dur est déposé afin d’avoir des flancs de gravure les
plus verticaux possible. Le masque dur est un matériau suffisamment sélectif pour faire office de masque
Structuration SOI Front-Side Marques d’alignement WGFC SLAB ENCAPSULATION 1 METAL CMP 2 Structuration SOI Back-Side Collage de la poignée Si & Retournement Thinning Retrait du BOX LRES LRIB CMP 1 ENCAPSULATION 2 ENCAPSULATION 3 CMP 3 Grinding Collage de la poignée Si
lors de la gravure du silicium. Typiquement, en micro-électronique, la silice ou le nitrure de silicium sont utilisés en tant que masque dur.
Dans le cas d’une photolithographie DUV sans masque dur (Figure IV-2 a)), le déroulement d’une séquence de structuration d’un motif suit un enchaînement précis. Tout d’abord, une résine sensible aux
ultraviolets est déposée sur la plaque (Figure IV-2 a) i-). L’épaisseur de cette résine dépend du motif et
de la profondeur de gravure. La plaque est ensuite insolée à travers un masque portant le motif à créer
(Figure IV-2 a) ii-). Vient alors une étape dite de développement durant laquelle la résine soluble est
retirée chimiquement. La résine non-soluble définit le motif souhaité. Le silicium est alors gravé, par RIE dans notre cas, à la profondeur désirée (Figure IV-2 a) iii-). Une étape finale de nettoyage permet de retirer la résine ainsi que les polymères produits par la gravure. La séquence de lithographie DUV –
gravure avec un masque dur (Figure IV-2 b)) nécessite deux étapes supplémentaires par rapport à celle sans. Le masque dur est déposé avant la résine (Figure IV-2 b) i-), qui elle ne sert qu’à graver cette
couche (Figure IV-2 b) iv-) avant d’être retirée (Figure IV-2 b) v-). Le masque dur seul sert alors de protection lors de la gravure du motif (Figure IV-2 b) vi-).
Figure IV-2 : Schémas de l’enchaînement des étapes technologiques utilisé pour la
structuration du SOI avec en a) une séquence sans masque dur et en b) une séquence avec.
Lors d’une lithographie e-beam, l’insolation de la résine est réalisée à l’aide d’un faisceau d’électrons.
Suite à la structuration d’un motif, comme un guide d’onde silicium, des étapes d’encapsulation et
de planarisation sont généralement réalisées (Figure IV-3). Dans notre cas, pour la partie SOI de la
fabrication de la puce, les encapsulations sont faites à l’aide de SiO2. Le type et l’épaisseur de matériau déposé dépend du type de motif et de sa topographie. Par exemple, dans le cas d’un réseau (Figure IV-3 a)) dont le rapport d’aspect entre profondeur de gravure et largeur d’un espace est important, le dépôt d’un SiO2 très conforme, dit HDP (High Density Plasma), peut être privilégié (Figure IV-3 b)). Ainsi,
la formation de bulles d’air au pied du motif est évitée. Lorsque l’objectif de l’encapsulation est d’obtenir la surface la plus plane possible, un autre type de SiO2 est utilisé.
Dans le cadre de notre technologie, suite à la structuration du SOI, une combinaison de SiO2
Si (Substrat) SOI BOX
iv- Gravure du masque dur
Si (Substrat) SOI BOX ii- Dépôt de la résine Si (Substrat) SOI BOX
iii- Gravure du SOI
Si (Substrat) SOI BOX ii- Photolithographie Si (Substrat) SOI BOX v- Retrait de la résine
a)
Si (Substrat) SOI BOX i- Dépôt de la résine Si (Substrat) SOI BOXiv- Retrait de la résine
b)
Si (Substrat) SOI BOX i- Dépôt du masque dur Si (Substrat) SOI BOX iii- Photolithographie Si (Substrat) SOI BOXvi- Gravure du SOI Résine
IV.2 La structuration de la partie silicium
l’environnement des dispositifs actifs et passifs de la puce est uniquement de la silice. Le deuxième,
planarisant, facilite l’étape suivante de CMP (Figure IV-3 c)), avant le dépôt des couches métalliques.
Figure IV-3 : Schémas de coupes transversales d’un guide d’onde en a) après gravure, en b)
après encapsulation dans du SiO2 et en c) après planarisation par CMP.
Pour certains motifs de trop grandes dimensions, c’est-à-dire, dans notre cas, avec une longueur et une largeur supérieures à 10 µm, une étape dite de « contre-masque » est nécessaire avant la CMP. Cette étape consiste à graver les bosses sur une profondeur égale à leur hauteur afin de faciliter la planarisation. Une lithographie spécifique est alors nécessaire ne laissant libre à la gravure que les reliefs à éliminer.
Suite à la planarisation, un contrôle de l’épaisseur de silice restante est réalisé par ellipsométrie
spectroscopique.
Les méthodes de structuration de nos puces ayant été définies, nous allons détailler, dans la suite de ce paragraphe, chacune des étapes de construction de la partie SOI de notre puce laser, utilisant le jeu de masques LBSI (Figure IV-1).