Fabrication en salle blanche sur plaque 200 mm

La fabrication des puces a été faite sur wafer Si 200 mm dans la salle blanche du CEA-Leti à partir d’une analyse de l’enchaînement des étapes technologiques.

2.1.Présentation de l’enchaînement des étapes technologiques

La fabrication des circuits se fait en 11 étapes (Figure III-4) que nous détaillons ici (certaines étapes ont été regroupées pour plus de clarté) :

1. Le substrat de départ est un wafer de 200 mm en silicium non dopé de 725 µm d’épaisseur. 2. Préparation de surface par une désoxydation pour le retrait de l’oxyde natif. La croissance de la couche de Si0,6Ge0,4 est faite par un procédé de dépôt chimique en phase vapeur (RP-

CVD : Reduced Pressure – Chemical Vapor Deposition). Une seconde épitaxie de Si est directement enchaînée. La couche de SiGe fait 2,7 µm d’épais et celle de Si 550 nm. 3. Récupération d’un état de surface par deux polissages mécano-chimiques (CMP : Chemical

Mechanical Polishing). Le premier CMP retire 450 nm de Si puis un second, dit de finition,

retirant 50 nm permet d’atteindre une surface avec une rugosité inférieure à 0,3 nm RMS. 4. Préparation de surface avec un nettoyage de type CARO (i.e. H2SO4) et un nettoyage

dynamique dilué [184] (DDC : Dynamic Diluted Clean).

5. Etalement de la résine par spin coating. L’épaisseur finale de résine est de 820 nm.

MMI P₀ S335-D80-E250 Voie de mesure Voie de référence Facette clivée 1500 µm S335-D76-E250 S335-D76-E250 1500 µm

Chapitre III- Circuits photoniques passifs en technologie SiGe à saut d’indice réalisés par procédé standard

6. Insolation en DUV 248 nm avec le masque précédemment décrit et développement. 7. Gravure du circuit avec arrêt dans le substrat Si par gravure profonde plasma (DRIE : Deep

Reactive Ion Etching).

8. Retrait de la résine avec un procédé de stripping adapté pour le SiGe. Celui-ci est réalisé par une gravure avec un plasma O2 puis un nettoyage dans un bain de HF 1 %.

9. L’encapsulation du circuit se fait avec un dépôt RP-CVD de 5,7 µm de Si.

1. Substrat Si 200 mm

2. Désoxydation – Nettoyage HF – Epitaxie Si0,6Ge0,4 – Epitaxie Si

3. CMP puis CMP finition Si

4. Nettoyage de surface

5. Etalement de la résine photosensible

6. Insolation - développement

7. Gravure sèche SiGe

8. Retrait résine Substrat Si Substrat Si SiGe Substrat Si SiGe Substrat Si SiGe Substrat Si SiGe Résine Substrat Si SiGe Substrat Si Substrat Si

Chapitre III- Circuits photoniques passifs en technologie SiGe à saut d’indice réalisés par procédé standard

9. Nettoyage – Double épitaxie Si enchaînées

Figure III-4 : Enchaînement des étapes technologiques pour la fabrication des circuits en technologie de guide SiGe à saut d’indice.

2.2.Résultats de fabrication

L’enchaînement technologique doit être contrôlé tout le long de sa réalisation. Ceci, afin de s’assurer que chaque procédé donne les résultats escomptés. Nous nous proposons ici de résumer les principales observations et mesures faites durant la fabrication du lot.

2.2.1.Epitaxie Si0,6Ge0,4 par RP-CVD

Après préparation de surface, la première étape importante est la croissance de Si0,6Ge0,4 sur le

substrat Si par technique RP-CVD. L’ajustement de l’épaisseur du dépôt de SiGe se fait à l’aide d’une plaque essai sur laquelle la vitesse de dépôt est évaluée par pesée. Le temps de dépôt et le poids de la plaque avant et après dépôt permettent de déduire l’épaisseur de SiGe déposée. Lors des essais, la vitesse de dépôt de SiGe constatée était de 160 nm.min-1_{. Cependant, le temps de}

dépôt a été légèrement sous-évalué et les plaques présentent une épaisseur de SiGe de 2,56 µm mesurée par pesée.

2.2.2.Photolithographie et gravure du circuit en Si0,6Ge0,4

Suite à la croissance du SiGe, deux CMP sont réalisés afin de récupérer une surface très plane. Suite à un nettoyage de surface, la photolithographie est faite avec un alignement au notch (i.e. encoche du wafer) suffisant pour un alignement sachant qu’il n’y a qu’un seul niveau de masque. Une matrice d’exposition « dose-focus » a été faites sur une plaque essai afin d’obtenir une reproduction correcte des motifs dans la résine. Le réglage consiste à faire de multiple exposition en faisant varier la dose (i.e. l’intensité du faisceau UV) et la focalisation des motifs. Cela permet de déterminer le couple « dose-focus » permettant d’atteindre la résolution souhaitée. En l’occurrence sur ce circuit, il faut être capable de reproduire des dimensions critiques (CD : Critical Dimensions) qui sont des lignes et des espaces de 1 µm de large. Après développement de la résine, une gravure plasma de type DRIE est appliqué. Il a été constaté que le procédé DRIE pour les composés germanium présente une forte non-uniformité de gravure entre le centre et le bord de la plaque, de l’ordre de 13 %. Les mesures au profilomètre montre que pour une profondeur gravée de 2,81 µm en bord de plaque, le centre est gravé de 3,22 µm. Après stripping, on peut constater que les motifs sont bien définis sur la plaque et qu’aucune trace de résine n’est visible (Figure III-5).

Chapitre III- Circuits photoniques passifs en technologie SiGe à saut d’indice réalisés par procédé standard

Figure III-5 : Photographies prises au microscope optique après stripping au niveau de l’AWG. Aucun reste de résine n’est visible. Deux zooms sont effectués sur la sortie et l’entrée de l’AWG.

2.2.3.Encapsulation Si

Le stripping est doublé d’un nettoyage de surface afin de s’assurer qu’aucun dépôt de résine n’est présent, ce qui empêcherait une croissance correcte du Si. Un nettoyage au HF est également effectué avant l’épitaxie afin d’enlever tout oxyde natif (i.e. SiO2) qui aurait pu se former à la surface

de la plaque. Après l’encapsulation silicium, une coupe MEB permet de vérifier que la morphologie des guides est correcte (Figure III-6). On peut observer une croissance polycristalline au-dessus des flancs des guides. Les flancs des guides sont légèrement inclinés et l’on peut constater une légère sur-gravure car les guides ont une largeur de 2,55 µm au lieu de 2,7 µm attendue. La hauteur des guides constatée au MEB est de 2,58 µm, en accord avec les mesures faites après le dépôt RP- CVD de SiGe.

Figure III-6 : Photos prises au MEB après avoir clivé une puce suite à l’encapsulation Si : a) Photo du guide où l’on peut observer une croissance polycristalline du Si au niveau des flancs de gravure SiGe. b)

Zoom sur la section du guide faisant 2,58 µm de haut et 2,55 µm de large.