Fabrication des dispositifs silicium-verre

qsableusef Oxydation thermique

Gravure des canaux Fabrication du dispositif silicium/verre

Etapesç répétées pourçchaqueç profondeur Retraitçdeç laçrésine Nanocanal µcanal µcanal Trou Trou Soudure anodique U=511V 1çcm Verre

FIGURE2.7 – Schéma du procédé de fabrication d’une puce nanofluidique silicium-verre.

2.3.2 Fabrication des dispositifs silicium-verre Perçage des trous d’alimentation

Une fois que les micro et nanocanaux sont obtenus, les trous d’alimentation sont percés à la microsableuse (voir figure 2.8). Préalablement, un film de résine est laminé sur la face gravée du wafer afin de protéger les dispositifs. Il est ensuite enlevé dans une solution d’acétone, elle-même plongée dans un bain à ultrason. À cette étape, les différents niveaux de canaux sont gravés dans le silicium et restent ouverts sur un côté. Les trous d’alimentation sont effectués. Il ne reste donc plus qu’à capoter le wafer avec un matériau trans- parent afin de pouvoir observer les écoulements au microscope optique. Nous utilisons une technique de "collage" appelée soudure anodique.

Soudure anodique

L’étape de fermeture des canaux est critique en nanofabrication et doit respecter de nombreuses contraintes. Tout d’abord, il faut bien évidemment que le scellement ne modifie pas les profondeurs des nanocanaux. L’usage de produits de type colle, intercalés entre les deux wafers est donc proscrit. Au contraire, il ne faut pas que les nanocanaux se retrouvent obstrués après cette étape. Les techniques de collage thermique à très haute température sont donc également à éviter car le verre pourrait se déformer jusqu’à atteindre la surface du silicium. Enfin, nous verrons chapitre 3 que les expériences de drainage nécessitent de travailler à haute pression (supérieure à 20 bar). Le scellement doit donc être de suffisamment bonne qualité pour résister à ces pressions.

FIGURE2.8 – Perçage des trous d’alimentation à la microsableuse (Photographie prise par J. Bekhit, stagiaire M2R au LAAS).

Au vu de ces contraintes, la technique de soudure anodique apparaît comme la plus adaptée. Elle est largement décrite dans l’ouvrage de Dziuban [Dziuban, 2006]. Elle se retrouve indifféremment sous les termes anglais de anodic bonding, electrostatic bonding ou electrostatic welding. Nous ne donnerons ici qu’une brève description de son fonctionnement et nous nous focaliserons plutôt sur le risque de l’affaissement des parois dans les canaux, spécifique aux profondeurs nanométriques (il s’agit de la déformation des parois opposées des canaux jusqu’à leur collage). Néanmoins, une présentation des différentes méthodes de collage utilisées en micro et nanofabrication et la description du procédé de soudure anodique sont faites en annexe A.

Dans notre cas, la soudure anodique consiste à coller les wafers de silicium et de verre à haute température (inférieure à la température de ramollissement du verre) et forte tension. Les paramètres standards utilisés au LAAS sont Ts=370˚C et Us=600 V. Ces conditions permettent de changer les groupes silanols Si − OH présents en surface en des liaisons siloxanes Si − O − Si entre les deux wafers. Après soudure, la force de cohésion entre le verre et le silicium devient plus forte que celle à l’intérieur du silicium [Dziuban, 2006]. Le collage est aussi favorisé par le maintien en contact des deux surfaces par une forte pression électrosta- tique. Cette force attractive est favorable pour le collage mais elle est préjudiciable en terme d’affaissement des canaux [Shih, 2004, Mao et Han, 2005, Duan et Majumdar, 2010]. C’est-à-dire qu’elle provoque la dé- formation du wafer de verre dans les canaux gravés. Son intensité se calcule en faisant l’analogie entre l’assemblage des deux wafers et un condensateur plan : le verre est la cathode, et le silicium l’anode. Cette situation est illustrée sur la figure 2.9.

U=500V U=500V Verre Silicium Verre Silicium Oxyde Cvide C_vide Coxyde a) b) d _U d _U

FIGURE2.9 – Schéma représentant l’analogie entre l’assemblage des deux wafers et un condensateur plan.

Cette analogie permet de calculer la pression électrostatique qui déforme les wafers lors de la soudure anodique.

La force électrostatique qui attire les deux surfaces s’exprime comme :

Fel ec= − 1 2U 2 s Cel ec d , (2.1)

où,

Cel ec=² 0²r

d Sc. (2.2)

Us est la différence de potentiel appliquée pour la soudure entre les deux wafers, Cel ecla capacité d’un condensateur plan qui s’exprime en fonction de²0et²rla permittivité du vide et la permittivité relative de l’air. Scest la surface du condensateur, et d la distance entre les deux wafers (soit la profondeur des canaux). En prenant en compte le fait que la soudure est réalisée sous vide, la pression électrostatique s’exprime comme : pel ec,0= 1 2²0 U_s2 d2 . (2.3)

Une méthode pour faire diminuer cette pression consiste à ajouter une couche de diélectrique à la surface du silicium, par exemple en y faisant croître un oxyde de silicium. L’ensemble silicium-oxyde-verre peut alors être vu comme deux condensateurs plans en série (verre-oxyde et oxyde-silicium). La pression électrostatique diminue et sa nouvelle expression est donnée par :

pel ec,ox= pel ec,0 d ²0 d ²0+²0²eoxox (2.4)

où eoxet²oxsont l’épaisseur de la couche d’oxyde et sa permittivité.

Ainsi, [Shih, 2004, Mao et Han, 2005, Duan et Majumdar, 2010] ont montré théoriquement et expérimen- talement que la largeur maximale que peut atteindre un canal wmax avant qu’il ne s’affaisse, évolue en fonction de d3si aucune précaution n’est prise :

wmax=

Ee f fd3

²0Us2

. (2.5)

Cette largeur évolue linéairement en présence d’une couche d’oxyde :

wmax,ox=

Ee f fe2oxd

²0Us2²2ox

. (2.6)

Dans ces dernières expressions, Ee f f est le module de Young efficace "moyen", prenant en compte les caractéristiques des deux matériaux. Par exemple, si U =600 V, d =100 nm, et eox= 200 nm, la largeur maximale théorique avant affaissement est wmax= 15µm sans oxyde, et wmax,ox= 34µm avec oxyde. Si U =600 V, d =20 nm, et eox= 200 nm, la largeur maximale théorique avant affaissement est de wmax= 0,12µm sans oxyde et wmax,ox= 1,5µm avec oxyde. À travers ces exemples, nous pouvons voir que la présence d’oxyde est primordiale pour fabriquer des nanocanaux de plus faible profondeur.

Découpe

La dernière étape de fabrication consiste à découper le wafer pour séparer les puces. Cette étape est réalisée à la scie diamantée en suivant les lignes de découpe tracées sur le wafer (voir image 2.6).

Pendant les différentes phases de micro et nanofabrication que nous avons décrites, le résultat obtenu après chaque étape n’est pas visible à l’œil nu. Il est donc important de caractériser les dispositifs tout au long du procédé de fabrication.