Boucle à verrouillage de phase (PLL) - Mise en place des asservissements

2.6 Mise en place des asservissements

2.6.1 Boucle à verrouillage de phase (PLL)

La boucle à verrouillage de phase, ou PLL pour Phase-Locked Loop, est un système bouclé destiné à asservir le déphasage entre le signal de sortie et le signal d'entrée. Historiquement, la

PLL a été introduite en 1932 par l'ingénieur De Bellescize pour faire de la détection synchrone. Son utilisation s'est ensuite considérablement répandue, notamment grâce au développement des circuits intégrés, et les PLL sont aujourd'hui utilisées dans de nombreux domaines comme ltres passe-bande très étroits ou comme multiplieurs de fréquence [Duait and Lièvre,1999,

Girard,1993,Zurich-Instruments,2017]. Principe de fonctionnement

La gure 2.10représente le schéma fonctionnel d'une PLL intégrée dans un AFM.

PLL

Comparateur de phase Oscillateur commandé en tension (VCO) Régulateur PI d (w,f) Vs(w') AGC V_ex(w) Sonde AFM ff

Figure 2.10 Schéma fonctionnel d'une boucle à verrouillage de phase (PLL) intégrée dans un AFM.

Les éléments constitutifs de cet asservissement sont :

le comparateur de phase, qui mesure le déphasage φ entre le signal d'entrée et le signal de sortie de la PLL,

le régulateur Proportionnel-Intégral (PI), qui contrôle la précision, la stabilité et la rapidité de l'asservissement,

l'oscillateur commandé en tension (VCO pour Voltage Controlled Oscillator), qui délivre un signal sinusoïdal dont la fréquence est proportionnelle à la tension d'excitation.

f

0 -p/2 -p

f

₀ fsetpoint f>fsetpoint f b f<fsetpoint f c

Figure 2.11 Action de la PLL sur la fréquence d'excitation du levier. Si le déphasage φ entre la déexion du levier et le signal d'excitation est supérieur à la valeur de consigne φsetpoint, la fréquence d'excitation est augmentée. Si le déphasage est trop

faible (φ < φsetpoint) la fréquence d'excitation doit être diminuée.

La PLL asservi le déphasage φ entre son signal d'entrée et son signal de sortie à une valeur de consigne xée par l'utilisateur, notée φsetpoint. Dans le mode FM, φsetpoint est théo-

(introduits par l'électronique) modient cette valeur.

L'écart entre le déphasage réel et sa valeur de consigne est mesuré par le comparateur de phase. Cet écart constitue un signal d'erreur que les autres éléments de la PLL cherchent à minimiser. Si le signal d'erreur est positif (φ > φsetpoint) la fréquence du signal de sortie aug-

mente. En eet, le déphasage entre les signaux de déexion et d'excitation du levier diminue si la fréquence d'excitation augmente (voir Fig. 2.11). En revanche, si le signal d'erreur est négatif (φ < φsetpoint) la fréquence d'excitation doit au contraire diminuée pour augmenter la

valeur de φ.

Lorsque la PLL est verrouillée, le signal d'entrée et le signal de sortie présentent un dé- phasage constant (ce qui a donné le nom à l'asservissement "boucle à verrouillage de phase"). Par conséquent, Le verrouillage n'est possible que si les signaux d'entrée et de sortie de la PLL ont la même fréquence. Cette condition sera toujours vériée dans le cadre du mode FM où les signaux comparés sont la déexion δ et le signal d'excitation du levier Vex (Fig.2.10).

En eet, pour les expériences en conditions ambiantes nous avons vu que la dééxion δ était une sinusoïde de même fréquence que le signal d'excitation (section2.4.2).

Éléments constitutifs de la PLL Le comparateur de phase

Il existe de nombreuses sortes de comparateurs de phase, analogiques ou numériques. Pour cette explication de principe, on considère un système analogique simple : un multiplieur suivi d'un ltre fréquentiel passe bas (Fig.2.12).

Vex = Aexsin(�t) � = Asin(�t+�)

Multiplieur Filtre passe-bas Amplitude 0 � AexAcos(�)/2 �� AexA/2 0 �c � �� c cos(�) ∝

Figure 2.12 Exemple d'un comparateur de phase analogique : le multiplieur suivi d'un ltre fréquentiel. L'action du multiplieur et du ltre passe-bas est représentée dans le domaine de Fourier.

La multiplication de deux sinusoïdes de même pulsation ω donne une composante continue et une sinusoïde de pulsation 2ω. Avec les notations introduites précédemment nous avons

δ(t)× Vex(t) = A sin(ωt + φ)× Aexsin(ωt)

= AAex

Le signal d'intérêt en sortie du multiplieur est la tension continue qui est liée au déphasage, d'amplitude AAexcos(φ)/2. On ltre donc la composante oscillante avec le ltre fréquentiel

passe-bas. Supposons que ce ltre soit un circuit RC de 1er _{ordre. Sa fonction de transfert}

s'écrit

H(ω) = 1

1 + jω/ωc

, (2.25)

où ωc = 1/RC désigne la pulsation de coupure du ltre. Tous les signaux de pulsation

supérieure à ωc sont atténués par ce ltre (Fig. 2.12). Ainsi, pour que le ltre rejette la

composante oscillante issue du multiplieur, la pulsation de coupure doit être inférieure à 2ω. Le régulateur PI

Le régulateur Proportionnel-Intégral contrôle la rapidité, la stabilité et la précision de la PLL. Sa fonction de transfert s'écrit, dans le domaine de Laplace,

F (p) = P + 1 pτi

, (2.26)

où P et τi sont respectivement le gain et la constante d'intégration du ltre [Bühler,1979].

Le signal d'erreur issu du comparateur de phase est donc soumis à deux actions en parallèle : il est d'une part multiplié par un gain P et d'autre part moyenné sur une période de temps τi.

Plus la valeur de P est grande, plus l'erreur est exacerbée et plus le système est précis. Ce- pendant, si le gain est trop grand, l'amplication du bruit ambiant rend le système instable. L'intégration du signal augmente quant à elle la précision du régulateur aux temps longs (elle minimise l'erreur statique) et stabilise le système. En eet, la moyenne du signal sur un temps τi ltre les uctuations de hautes fréquences qui sont notamment induites par le

comparateur de phase. Pour des raisons de stabilité, il est conseillé que la bande passante du régulateur PI, qui est égale à (2πP τi)−1, soit plus étroite que celle du comparateur de phase

[Zurich-Instruments,2017].

L'oscillateur controlé en tension (VCO)

L'oscillateur commandé en tension génère un signal périodique dont la fréquence varie linéai- rement en fonction de la tension d'entrée. La fréquence du signal de sortie appartient à une plage fréquentielle localisée autour d'une fréquence centrale, dénie par l'expérimentateur. Dans le cadre du mode FM, nous choisirons comme fréquence centrale du VCO la fréquence de résonance de la sonde en l'absence d'interaction avec le support.

Réglage de la PLL

Les travaux de cette thèse ont été réalisés avec deux AFM diérents : un AFM Nanowizard 3 de la marque JPK et un AFM Multimode de la marque Bruker. Ce dernier AFM ne contient ni PLL, ni ACG intégrés. Les signaux de l'AFM sont donc déviés au niveau de son module d'accès au signal (SAM pour Signal Access Module), envoyés dans une PLL (HF2LI, Zurich Instrument) puis réinjectés dans l'AFM. La PLL HF2LI contient quatre paramètres ajus- tables : le gain P et la constante de temps τi du régulateur PI ainsi que la bande passante et

l'ordre du ltre du comparateur de phase. Pour les AFM avec PLL intégrée, ces deux derniers paramètres ne sont généralement pas accessibles car déjà optimisés pour l'AFM (c'est le cas notamment de l'AFM Nanowizard 3). Pour toutes les expériences réalisées avec l'AFM Mul- timode (Bruker) un ltre d'ordre 2 avec une bande passante de 1500 Hz a été utilisé. Avec un tel ltre, tous les signaux de fréquence supérieure à 1500 Hz sont atténués (à raison de

40dB par décades) et nous avons bien une fréquence de coupure très inférieure à la fréquence d'excitation du levier.

Pour chaque série d'expériences, on réalise une courbe de résonance loin du support an de mesurer la phase et la fréquence de résonance du système libre f0. Grâce à cette courbe,

on dénit la fréquence centrale du VCO et la valeur de consigne du déphasage. Il faut ensuite optimiser les paramètres du régulateur PI. On commence par verrouiller la PLL avec des paramètres "raisonnables" (typiquement, P = 0, 5 Hz.deg−1 _{et τ}

i = 1ms) et on regarde sa

réponse à un échelon de φsetpoint (Fig.2.13).

t5%= 44 ms _t_5%_{= 1.5 ms}

Figure 2.13 Réponse de la PLL à un échelon de sa valeur de consigne φsetpoint

pour deux couples de paramètres (P , τi) du régulateur PI. La valeur de φsetpoint est

augmentée de 10° et on suit l'évolution du décalage de la fréquence d'excitation ∆f. Le temps de réponse à 5%, τ5%, augmente lorsque τi diminue et P augmente.

Les paramètres P et τi sont ensuite ajustés manuellement an d'obtenir une réponse

stable, rapide et précise. On augmente progressivement la valeur du gain et on diminue le temps d'intégration. L'asservissement est jugé satisfaisant lorsque

la réponse de la PLL à l'échelon de φsetpoint est très légèrement oscillante (le dépas-

sement des oscillations n'excède pas 5 % de la valeur de consigne),

le temps de réponse à 5 % est de l'ordre de 1 ms, ce qui est également la durée du régime transitoire du mouvement de la sonde (section 2.2),

la bande passante du régulateur est inférieure à celle du comparateur de phase3_.

Dans le document Etude de la dynamique des liquides par microscopie à sonde locale (Page 58-62)